인버터 회로 및 인버터 회로를 동작시키기 위한 방법(INVERTER CIRCUIT AND METHOD FOR OPERATING THE INVERTER CIRCUIT)

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)
(11) 공개번호 10-2009-0018705
(43) 공개일자 2009년02월20일
(51) Int. Cl.

H02M 7/48 (2006.01) H02M 7/521 (2006.01)
(21) 출원번호 10-2009-7000017
(22) 출원일자 2009년01월02일
심사청구일자 2009년01월02일
번역문제출일자 2009년01월02일
(86) 국제출원번호 PCT/EP2007/053740
국제출원일자 2007년04월17일
(87) 국제공개번호 WO 2007/141078
국제공개일자 2007년12월13일
(30) 우선권주장
10 2006 025 975.0 2006년06월02일 독일(DE)
(71) 출원인
지멘스 악티엔게젤샤프트 외스터라이히
오스트리아 빈 지멘스슈트라쎄 92 (우:1210)
(72) 발명자
할라크, 잘알
오스트리아 1220 빈 도나우슈타트슈트라쎄
30/15/14
(74) 대리인
남상선
전체 청구항 수 : 총 10 항
(54) 인버터 회로 및 인버터 회로를 동작시키기 위한 방법
(57) 요 약
본 발명은 트랜스포머(T)에 의해 전기적으로 절연되는 일차 회로 및 이차 회로를 가진 인버터 회로에 관한 것이
고, 상기 일차 회로는 인버터 회로의 입력에 인가된 DC 전압(VIN)에 일차 권선(NP)의 클럭 접속을 위한 수단을 가
지며, 이차 회로는 인버터 회로의 출력에 형성된 AC 전압(VMAINS)에 이차 권선(NS)의 접속을 위한 수단을 가지며,
일차 회로는 추가로 제 1 인덕터(LP)에 의해 DC 전압(VIN)에 접속되고, 이차 권선(NS)은 4개의 스위칭 엘리먼트들
(S1,S2,S3,S4)로부터 형성된 풀 브리지를 통하여 제 1 캐패시터(CS)와 직렬로 제 2 인덕터(LS)에 의해 AC 전압
(VMAINS)에 접속된다.
대 표 도 - 도1
- 1 -
공개특허 10-2009-0018705
특허청구의 범위
청구항 1
트랜스포머에 의해 전기적으로 절연된 일차 회로 및 이차 회로를 포함하는 인버터 회로로서,
상기 일차 회로는 인버터 회로의 입력에 제공된 DC 전압(VIN)에 일차 권선(NP)을 주기적으로 접속하는 수단을 포
함하고 상기 이차 회로는 인버터 회로의 출력에 제공된 AC 전압(VGRID)에 이차 권선(NS)을 접속하는 수단을 포함
하고,
상기 일차 회로는 제 1 쵸크(LP)를 통하여 DC 전압(VIN)에 접속되고 제 1 캐패시터(CS)와 직렬로 배열된 이차 권
선(NS)은 4개의 스위칭 엘리먼트들(S1,S2,S3,S4)로 구성된 풀 브리지를 통하여 제 2 쵸크(LS)를 통해 AC 전압
(VGRID)에 접속되는,
인버터 회로.
청구항 2
제 1 항에 있어서, 상기 풀 브리지는 이차 권선(NS)의 제 1 단자가 제 1 스위칭 엘리먼트(S1)를 통하여 제 2 쵸
크(LS)의 제 1 단자에 접속되고 제 4 스위칭 엘리먼트(S4)를 통하여 AC 전압(VGRID)의 기준 전위에 접속되고 제 1
캐패시터(CS)와 직렬로 이차 권선(NS)의 제 2 단자는 제 2 스위칭 엘리먼트(S2)를 통하여 제 2 쵸크(LS)의 제 1
단자에 접속되고 제 3 스위칭 엘리먼트(S3)를 통하여 AC 전압(VGRID)의 기준 전위에 접속되는,
인버터 회로.
청구항 3
제 1 항 또는 제 2 항에 있어서, 상기 일차 회로는 제 1 쵸크(LP)와 관련하여 Cuk 컨버터의 일차 스테이지를 형
성하는 제 5 스위칭 엘리먼트(S5) 및 제 2 캐패시터(CP)를 포함하는,
인버터 회로.
청구항 4
제 1 항 또는 제 2 항에 있어서, 상기 일차 회로는 제 1 쵸크(LP)와 관련하여 푸쉬-풀 컨버터의 일차 스테이지
를 형성하는 분할된 일차 권선(NP)뿐 아니라 제 5 및 제 6 스위칭 엘리먼트(S5 및 S6)를 포함하는,
인버터 회로.
청구항 5
제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 일차 권선(NP), 이차 권선(NS) 및 제 1 쵸크(LP)의 권선은
트랜스포머 코어상에 배치되는,
인버터 회로.
청구항 6
제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 스위칭 엘리먼트들(S1,S2,S3,S4,S5,S6,S7,S8)는 n 채널 절연
게이트 전계 효과 트랜지스터들로서 구현되는,
인버터 회로.
청구항 7
제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 스위칭 엘리먼트들(S1,S2,S3,S4,S5,S6,S7,S8)은 기생 다이오드
들을 가진 소위 절연 게이트 바이폴라 트랜지스터들로서 구현되는,
- 2 -
공개특허 10-2009-0018705
인버터 회로.
청구항 8
제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 스위칭 엘리먼트들(S1,S2,S3,S4,S5,S6,S7,S8)을 제어하기 위하
여, 제어 유니트는 제공되어 측정 장치들을 통하여 DC 전압(VIN) 및 AC 전압(VGRID)에 접속되고 스위칭 엘리먼트
들(S1,S2,S3,S4,S5,S6,S7,S8)에 링크되는,
인버터 회로.
청구항 9
제 2 항 내지 제 8 항 중 어느 한 항에 따른 인버터 회로를 동작시키기 위한 방법으로서,
양의 AC 전압 하프 사이클 동안 제 1 스위칭 엘리먼트(S1)는 개방되고 제 2 및 제 4 스위칭 엘리먼트들(S2 및
S4)은 폐쇄되고 제 3 스위칭 엘리먼트(S3)는 일차 회로의 스위칭 모드와 반대로 스위칭되고, 게다가 음의 AC 전
압 하프 사이클 동안 제 4 스위칭 엘리먼트(S4)는 개방되고 제 1 및 제 3 스위칭 엘리먼트들(S1 및 S3)은 폐쇄
되고 제 2 스위칭 엘리먼트(S2)는 일차 회로의 스위칭 모드와 반대로 스위칭되는,
인버터 회로 동작 방법.
청구항 10
제 9 항에 있어서, 양의 AC 전압 하프 사이클 및 음의 출력 전류의 경우, 제 3 스위칭 엘리먼트(S3)는 트랜스포
머의 각각의 충전 사이클이 제 3 스위칭 엘리먼트(S3)의 폐쇄와 함께 시작하도록 펄스 폭 변조 방식으로 스위칭
되고 음의 AC 전압 하프 사이클 및 양의 출력 전류의 경우, 제 2 스위칭 엘리먼트(S2)는 트랜스포머의 각각의
충전 사이클이 제 2 스위칭 엘리먼트의 폐쇄와 함께 시작하도록 스위칭되는,
인버터 회로 동작 방법.
명 세 서
기 술 분 야
본 발명은 트랜스포머에 의해 전기적으로 절연된 일차 회로 및 이차 회로를 포함하는 인버터 회로에 관한 것이<1>
고, 일차 회로는 인버터 회로의 입력에 제공된 DC 전압에 일차 권선을 주기적으로 접속하는 수단을 포함하고 이
차 회로는 인버터 회로의 출력에 제공된 AC 전압에 이차 권선을 접속하는 수단을 포함한다. 본 발명은 또한 인
버터 회로를 동작시키는 방법에 관한 것이다.
배 경 기 술
다른 가능한 애플리케이션들을 가진 다수의 인버터 회로들은 종래 기술로부터 공지되었다. 이들은 부스터 컨버<2>
터들, 버크(buck) 컨버터들 또는 버크 부스트 컨버터들 및 이들의 결합들 같은 다양한 기본적 형태의 전자 컨버
터들을 사용한다. 예들은 기본적인 인버터 타입들의 다양한 가능한 결합들을 기술하는 Sanjaya Maniktala에 의
한 "Slave converters power auxiliary outputs"의 2002년 10월 17일의 주기적 EDN의 공개물에서 발견될 수 있
다.
다른 인버터 회로들 및 전자 제어 회로는 또한 예를들어 "C.M. Penalver et al. "Microprocessor Control of<3>
DC/AC Static Converters"; IEEE Transactions on Industrial Electronics, Vol. IE-32, No.3, August 1985,
pp. 186-191로부터 공지되었다.
인버터 회로들은 공용 유틸리티 그리드들에 공급될 수 있도록 광기전성 셀들에 의해 생성된 직류 전류를 컨버트<4>
하기 위하여 광기전성 시스템들에 사용된다. 특히 광기전성 시스템들에서, 고효율성 인버터 회로들은 전력의
이런 대안 소스가 경제적으로 사용될 수 있도록 하기 위하여 요구된다. 게다가, 전력 유틸리티들 및 인증국들
에 의해 부과된 다양한 조건들은 부합되어야 하고, 예를들어 광기전성 셀들 및 유틸리티 그리드 사이의 사인 전
류 또는 전기 절연의 주입은 부합되어야 한다.
공개물: Heinz van der Broeck, "Interactive Inverter for Photovoltaic Applications", Institute for<5>
Automation Technology, Cologne University, Cologne (2006)은 광기전성 시스템들에 사용하기 위한 다양한 인
- 3 -
공개특허 10-2009-0018705
버터 회로들의 세목들을 제공한다. 그러나 이들 토포로지들의 단점은 요구된 구성요소들, 특히 전자 스위치들
의 수인데, 그 이유는 이것이 증가된 스위칭 손실들 및 구성요소 비용들을 의미하기 때문이다.
발명의 상세한 설명
본 발명의 목적은 도입부에 언급된 타입의 인버터 회로에 대해 종래 기술에 비해 개선을 제공하는 것이다.<6>
이 목적은 트랜스포머에 의해 전기적으로 절연되는 일차 회로 및 이차 회로를 포함하는 인버터 회로에 의해 달<7>
성되고, 상기 일차 회로는 인버터 회로의 입력에 제공된 DC 전압에 일차 권선을 주기적으로 접속하는 수단을 포
함하고 상기 이차 회로는 인버터 회로의 출력에 제공된 AC 전압에 이차 권선을 접속하는 수단을 포함하고, 상기
일차 회로는 제 1 쵸크를 통하여 DC 전압에 부가적으로 접속되고 4개의 스위칭 엘리먼트로 형성된 풀 브리지를
통하여 제 1 캐패시터와 직렬로 배열된 이차 권선은 제 2 쵸크를 통하여 AC 전압에 접속된다.
본 발명에 따른 인버터 회로는 작은 크기의 RF 트랜스포머들의 전개에 적당하여, 보다 작고 덜 비싼 전기적으로<8>
절연된 인버터가 구현될 수 있다. 일차 회로를 융통성 있게 설계하고 이차 측상에 4개의 스위치들만을 배치함
으로써, 한편으로 구성요소 비용들은 최소화되고 다른 한편으로 스위칭 손실들은 제한된다. 요컨대 이것은 특
히 저손실, 고효율 인버터 회로를 유발한다. 게다가, 두 개의 쵸크들로 인해, 입력 및 출력 리플은 작고 전체
인버터 회로는 양쪽 측면들 상에서 전압 스파이크들에 대해 보호된다.
다른 장점은 양방향 에너지 전달 가능성이어서, 예를들어 버퍼 회로들이 구현될 수 있고 인버터 장치는 배터리<9>
및 전력 그리드 사이에 배치된다. 전력 그리드에서 초과 에너지의 경우, 배터리는 실제 이차측으로부터 실제
일차측으로 에너지를 전달하는 인버터에 의해 그리드로부터 충전된다.
양방향 에너지 전달은 또한 광기전성 시스템이 섬 모양(island) AC 전력 그리드에 접속되게 하고, 여기서 캐패<10>
시티브 및 인덕티브 로드들은 전압 및 전류의 위상이 다르게 한다. 그 다음 리액티브 전력은 그리드로부터 인
버터 회로의 일차측상 저장 캐패시터로 전달될 수 있다.
바람직한 장치에서, 풀 브리지는 간단한 방식으로 배치되어 이차 권선의 제 1 권선 말단은 제 1 스위칭 엘리먼<11>
트를 통하여 제 2 쵸크의 제 1 단자에 접속되고 제 4 스위칭 엘리먼트를 통하여 AC 전압의 기준 전위에 접속되
고 제 1 캐패시터와 직렬의 이차 권선의 제 2 권선 단자는 제 2 스위칭 엘리먼트를 통하여 제 2 쵸크의 제 1 단
자에 접속되고 제 3 스위칭 엘리먼트를 통하여 AC 전압의 기준 전위에 접속된다.
본 발명의 바람직한 실시예는 일차 회로가 쵸크와 관련하여 Cuk 컨버터의 일차 스테이지를 형성하는 제 5 스위<12>
칭 엘리먼트 및 제 2 캐패시터를 포함하는 것이다. 이것은 단지 하나의 스위칭 엘리먼트만이 일차측에 요구되
어, 주기적으로 동작되는 스위치들이 간단한 방식으로 제어되게 한다. 게다가, 트랜스포머 소자는 제어 신호
시간들의 허용 오차에 의존하지 않고 캐패시티브 결합으로 인해 DC 포화 위험성은 제거된다. 게다가, 종래 기
술 인버터 기술과 비교하여 낮은 구성요소 카운트는 인버터의 크기가 감소되게 한다.
본 발명의 다른 바람직한 실시예에서, 일차 회로는 제 1 쵸크와 관련하여 푸쉬-풀 컨버터의 일차 스테이지를 형<13>
성하는 분할된 일차 권선 및 제 5 및 제 6 스위칭 엘리먼트를 포함한다. 이 장치에서, 캐패시터는 트랜스포머
의 자기장이 양방향에서 사용되기 때문에, 일차측에서 요구되지 않고, 트랜스포머의 자기장을 방전하기 위하여
요구된 임의의 추가 권선도 요구되지 않는다.
또한 만약 일차 권선, 이차 권선 및 제 1 쵸크의 권선이 트랜스포머 코어 상에 배치되면, 한편으로 비용을 절약<14>
하고 다른 한편으로 인버터 유니트의 설치 크기 감소를 유도하는 보다 컴팩트한 회로 설계를 달성할 수 있어 바
람직하다.
본 발명의 바람직한 실시예에서, 스위칭 엘리먼트들은 n 채널 절연 게이트 전계 효과 트랜지스터들로서 구현된<15>
다. 이들 전자 스위칭 엘리먼트들의 기생 다이오드들은, 상기 기생 다이오드들이 스위칭 상태와 무관하게 이차
측상 정류기 엘리먼트들로서 작동하기 때문에 요구된 스위칭 동작들을 감소시킨다.
다른 바람직한 실시예에 따라, 스위칭 엘리먼트들은 병렬 접속된 다이오드들을 가진 소위 절연 게이트 바이폴라<16>
트랜지스터들(IGBT)로서 구현된다. 온 상태에서, 이들 스위칭 엘리먼트들은 특히 낮은 강하 전압을 가져서, 보
다 낮은 손실을 발생시킨다.
또한 만약 스위칭 엘리먼트들을 제어하기 위하여 설계된 제어 유니트가 제공되어 측정 장치들을 통하여 DC 전압<17>
및 AC 전압에 접속되고 스위칭 엘리먼트들에 링크되는 것은 바람직하다. 이것은 인버터 회로의 간단한 폐루프
제어가 실현되게 한다.
- 4 -
공개특허 10-2009-0018705
인버터 회로를 동작시키기 위한 본 발명의 방법은 양의 AC 전압 하프 사이클 동안 제 1 스위칭 엘리먼트가 개방<18>
되고 제 2 및 제 4 스위칭 엘리먼트들이 폐쇄되고 제 3 스위칭 엘리먼트가 일차 회로의 스위칭 모드에 대해 역
으로 스위칭되고, 게다가 음의 AC 전압 하프 사이클 동안 제 4 스위칭 엘리먼트가 개방되고 제 1 및 제 3 스위
칭 엘리먼트들이 폐쇄되고 제 3 스위칭 엘리먼트가 일차 회로의 스위칭 모드에 대해 역으로 스위칭되는 것을 제
공한다. 이것은 본 발명에 따른 인버터 회로의 모든 설계 장점들이 사용되는 것을 의미한다. 게다가, 이 방법
은 제어 유니트에서 간단하게 구현된다.
바람직한 방법은 양의 AC 전압 하프 사이클 및 음의 출력 전류의 경우, 제 3 스위칭 엘리먼트는 트랜스포머의<19>
각각의 충전 사이클이 제 3 스위칭 엘리먼트의 폐쇄와 함께 시작하도록 펄스 폭 변조 방식으로 스위칭되고, 음
의 AC 전압 하프 사이클 및 양의 출력 전류의 경우, 제 2 스위칭 엘리먼트는 트랜스포머의 각각의 충전 사이클
이 제 2 스위칭 엘리먼트의 폐쇄와 함께 시작하도록 스위칭되는 것을 제공한다. 이것은 에너지가 그리드로부터
실제 일차측으로 전달될 수 있는 것을 의미한다. 게다가, 이 방법은 일차측 리액티브 전력 흡수를 허용하고 그
러므로 인버터 회로가 섬 모양 AC 전압 그리드에 사용될 수 있게 한다.
본 발명은 실시예들 및 첨부된 개략적인 도면들을 참조하여 지금 설명될 것이다.<20>
실 시 예
도 1은 트랜스포머(T)를 포함하는 Cuk 컨버터의 일차 스테이지 및 풀 브리지로서 구현된 이차 스테이지를 도시<56>
한다. 이차 스테이지는 풀 브리지를 형성하기 위하여 상호접속된 4개의 스위칭 엘리먼트들(S1,S2,S3 및 S4)을
포함한다. 풀 브리지는 제 1 캐패시터(CS)와 직렬로 트랜스포머(T)상에 배치된 이차 권선(NS)을 제 2 쵸크(LS)
및 출력 캐패시터(C0)를 통하여 AC 전압(VGRID)으로 접속한다.
일차 스테이지는 트랜스포머(T)상에 배치된 일차 권선(NP)을 포함하고, 상기 권선은 제 2 캐패시터(CP) 및 제 1<57>
쵸크(LP)와 직렬로 입력 캐패시터(Ci)를 통하여 DC 전압(VIN)에 접속된다. 일차 권선(NP) 및 제 2 캐패시터(CP)
와 병렬로 제 5 스위칭 엘리먼트(S5)가 접속된다.
일차 및 이차 권선(NP,NS)은 동일한 권선 방향을 가진 트랜스포머(T) 상에 배치된다. 3개의 림(limb) 트랜스포<58>
머 코어는 예를들어 사용될 수 있고, 일차 및 이차 권선들(NP, NS)은 외부 림들 상에 배치되고, 제 1 쵸크(LP)의
권선은 내부 림상에 배치된다.
도 2에 도시된 회로장치는 스위칭 엘리먼트들(S1,S2,S3,S4 및 S5)이 n 채널 공핍 모드 MOSFET들로서 구현된 것<59>
을 제외하고 도 1에 대응한다. 일차 스테이지에서, MOSFET으로서 구현된 제 5 스위칭 엘리먼트(S5)는 소스 단
자가 음의 극에 접속되고 드레인 단자가 제 1 쵸크(LP)를 통하여 DC 전압(VIN)의 양의 극에 접속되는 방식으로
기생 다이오드와 배열된다.
이차 측에서, 풀 브리지 구성에서 MOSFET들로서 구현된 스위칭 엘리먼트들(S1,S2,S3 및 S4)은 이차 권선(NS)의<60>
시작부가 브리지의 제 1 하프의 제 1 및 제 4 스위칭 엘리먼트들(S1 및 S4)의 소스 단자들에 접속되고 이차 권
선(NS)의 단부가 제 1 캐패시터(CS)를 통하여 브리지의 제 2 하프의 제 2 및 제 3 스위칭 엘리먼트들(S2 및 S
3)의 드레인 단자들에 접속되도록 접속된다. 이 구성에서, MOSFET들의 기생 다이오드들은 목표된 전류 방향으
로 도전하고, 전류는 특히 스위칭 사이클의 단계들에서 턴 오프 MOSFET들을 통하여 흘러, 요구된 스위칭 신호
변화들을 감소시킨다. 이들 특히 MOSFET들은 전류가 기생 다이오드들을 통하여 흐르기 때문에, 목표된 전류 흐
름을 허용하기 위하여 특정하게 턴온될 필요가 없다. 그러나, 기생 다이오드들과 비교하여 폐쇄된 MOSFET 스위
치들의 낮은 전압 강하로 인해, 목표된 전류 흐름에 따라 MOSFET 스위치들로서 구현된 스위칭 엘리먼트들을 항
상 스위칭하는 것은 바람직하다.
선택적으로, 병렬 접속된 고속 다이오드들을 가진 IGBT들은 사용될 수 있다. 이들 빠르게 작동하는 다이오드들<61>
은 MOSFET들의 기생 다이오드들보다 낮은 스위칭 손실들을 나타내고 예를들어 AC 전압 그리드에 주입 동안 IGBT
로서 구현된 제 3 스위칭 엘리먼트(S3)의 스위칭 사이클들을 대체한다(도 3 및 4). IGBT로서 구현된 제 2 스위
칭 엘리먼트(S2)는 AC 전압 그리드로 주입 동안 항상 개방되어 있고(도 3 및 4) 전류는 병렬 접속된 고속 다이
오드로 흐른다.
목표된 전류 흐름 및 대응 스위칭 상태들은 도 1에 도시된 회로에 대한 도 3 내지 10에 도시된다.<62>
- 5 -
공개특허 10-2009-0018705
도 3 내지 6은 그리드 정류 동작을 가진 AC 전압 그리드에 전압 공급 동안 전류 흐름을 도시하고, 인버터 회로<63>
는 전력 소스에 의해 형성된 전류를 그리드 전압(VGRID)과 동기하여 AC 전압 그리드에 공급한다.
도 3은 양의 그리드 하프 사이클의 경우 제 1 스위칭 단계를 도시한다. 풀 브리지의 제 1 스위칭 엘리먼트(S<64>
1)는 양의 그리드 하프 사이클 동안 항상 개방된다. 제 2 및 제 4 스위칭 엘리먼트들(S2 및 S4)은 양의 그리드
하프 사이클 동안 항상 폐쇄된다. 제 1 사이클은 일차 스테이지의 제 5 스위칭 엘리먼트(S5)의 폐쇄 및 풀 브
리지의 제 3 스위칭 엘리먼트(S3)의 개방과 함께 시작한다. 이들 두 개의 스위칭 엘리먼트들(S1 및 S3)은 펄스
폭 변조 방식으로 추후 스위칭되고, 두 개의 스위칭 엘리먼트들(S1 및 S3)은 서로 역으로 스위칭된다.
제 5 스위칭 엘리먼트(S5)가 폐쇄될 때, 전류는 DC 전압(VIN)의 양의 극으로부터 제 1 쵸크(LP) 및 제 5 스위칭<65>
엘리먼트(S5)를 통하여 DC 전압(VIN)의 음의 극으로 흐른다. 제 2 일차측 회로에서, 전류는 동일한 방향으로 제
5 스위칭 엘리먼트(S5) 및 트랜스포머(T)의 일차 권선(NP)과 제 2 캐패시터(CP)를 통하여 흐른다.
이차측에서, 전류는 이차 권선(NS)에 유도되고 제 1 캐패시터(CS), 제 2 스위칭 엘리먼트(S2) 및 제 2 쵸크(LS)<66>
를 통하여 접속된 AC 전압 그리드로 흐르고, 상기 회로는 풀 브리지의 제 4 스위칭 엘리먼트(S4)를 통해 완성된
다.
도 4는 다음 단계를 도시하고, 그 시작에서 제 5 스위칭 엘리먼트(S5)는 개방되고 제 3 스위칭 엘리먼트(S3)는<67>
폐쇄되고, 전류는 DC 전압(VIN)의 양의 극으로부터 제 1 쵸크(LP) 및 (온 단계와 반대 방향으로) 제 2 캐패시터
(CP) 및 일차 권선(NP)을 통하여 DC 전압(VIN)의 음의 극으로 계속하여 흐른다.
이차측에서, 폐쇄된 제 2 및 폐쇄된 제 3 스위칭 엘리먼트(S2,S3)에 의해 전류 방향이 제 2 쵸크(LS)에 의해 변<68>
화되지 않고 유지되는 회로가 형성된다. 제 2 이차측 회로는 폐쇄된 제 3 스위칭 엘리먼트에 의해 제 1 캐패시
터(CS), 이차 권선(NS) 및 폐쇄된 제 4 스위칭 엘리먼트(S4)가 형성되고, 이차 권선(NS)의 전류 방향은 이전 단
계와 반대이다. 이런 단계 동안 트랜스포머(T)는 다음 온 단계 동안 소자된다.
도 5 및 6은 그리드 전압의 음의 하프 사이클의 경우 온 단계 및 오프 단계 동안 전류 흐름을 도시한다. 여기<69>
서 제 1 및 제 3 스위칭 엘리먼트들(S1 및 S3)은 전체 음의 하프 사이클 동안 폐쇄된다. 제 4 스위칭 엘리먼트
는 전체 음의 하프 사이클 동안 개방되고 제 2 스위칭 엘리먼트는 일차 스테이지의 제 5 스위칭 엘리먼트(S5)와
반대로 스위칭한다.
제 1 사이클은 제 5 스위칭 엘리먼트(S5)의 폐쇄 및 제 2 스위칭 엘리먼트(S2)의 개방과 함께 시작한다. 일차<70>
측 전류는 도 3에 도시된 것에 대응한다. 이차측에서, 전류는 이차 권선(NS)에 유도되고 제 1 캐패시터(CS) 및
제 3 스위칭 엘리먼트(S3)를 통하여 AC 전압 그리드로 흐르고, 상기 회로는 제 2 쵸크(LS) 및 제 1 스위칭 엘리
먼트(S1)를 통하여 완성된다.
도 6에 도시된 추후 오프 단계는 제 5 스위칭 엘리먼트(S5)의 개방 및 제 2 스위칭 엘리먼트(S2)의 폐쇄와 함께<71>
시작하고, 이차측 전류는 도 4에 도시된 것에 대응한다. 이차측에서, 이차 권선(NS)의 전류 흐름은 반전되고
제 1 회로는 제 1 스위칭 엘리먼트(S1), 제 2 스위칭 엘리먼트(S2) 및 제 1 캐패시터(CS)를 통하여 운용된다.
제 2 회로는 제 2 스위칭 엘리먼트(S2) 및 제 3 스위칭 엘리먼트(S3)를 통하여 AC 전압 그리드 및 제 2 쵸크
(LS)를 동일한 방향으로 운용한다. 이 단계 동안 트랜스포머(T)는 다음 스위치 온 동작 동안 다시 소자된다.
펄스 폭 변조에 의한 온 및 오프 단계 사이의 비율을 변화시킴으로써, 사인파 전류 공급은 달성되고, 제 1 및<72>
제 2 쵸크들(LP 및 LS)은 입력 및 출력 전류 리플을 감쇠시킨다.
본 발명에 따라, 도시된 회로는 실제 이차측으로부터 실제 일차측으로 에너지가 흐르게 한다. 이런 종류의 역<73>
방향 에너지 흐름은 예를들어 배터리가 일차측에 배치되면 요구될 수 있다. 이 배터리는 예를들어 다른 전력
소스에 대한 백업으로서 사용되고 일반적으로 전류를 그리드에 공급하지만, 본 발명에 따라 인버터 회로를 사용
하여 그리드로부터 충전될 수 있다. 동일한 방식으로 그리드로부터 일차측으로 리액티브 전력을 전달하는 것은
가능하다. 이것은 인버터 회로가 섬 모양 전력 그리드에 버퍼 엘리먼트들(예를들어, 배터리, 전해질 캐패시터
들)을 통합하는 전력 소스에 접속되게 하기 위하여 사용될 수 있다. 섬 모양 전력 그리드들에서, 인덕티브 및
캐패시티브 로드들은 보상될 수 없는 리액티브 전력을 유발한다. 그러나, 공용 유틸리티 그리드들에서도, 그리
- 6 -
공개특허 10-2009-0018705
드 상 로드는 만약 백피드가 리액티브 전력 형성 로드 바로 근처에서 발생하면 리액티브 전력의 백피딩에 의해
감소될 수 있다.
도 7 내지 10은 이차측상에 접속된 AC 전압 그리드로부터 실제 일차측으로 에너지 전달을 도시한다. 여기서,<74>
도 7 및 8에 도시된 바와 같이, 그리드의 양의 하프 사이클 동안 제 2 스위칭 엘리먼트(S2) 및 제 4 스위칭 엘
리먼트(S4)는 폐쇄되고 제 1 스위칭 엘리먼트(S1)는 개방된다. 풀 브리지 스위치들의 제 3 스위칭 엘리먼트
(S3)는 일차 스테이지의 제 5 스위칭 엘리먼트(S5)와 반대로 스위칭한다.
사이클은 제 3 스위칭 엘리먼트(S3)의 폐쇄 및 제 5 스위칭 엘리먼트(S5)의 개방과 함께 시작한다. 이차측에서<75>
제 2 쵸크(LS)는 충전되고, 회로는 제 2 및 제 3 스위칭 엘리먼트들(S2 및 S3)을 통하여 완성된다. 제 2 이차
측 회로는 제 3 스위칭 엘리먼트(S3) 및 제 4 스위칭 엘리먼트(S4)를 통하여, 이차 권선(NS) 및 제 1 캐패시터
(CS)를 동일한 방향으로 운용한다. 일차측에서, 전류는 일차 권선(NP)에 유도되고 음의 극으로부터 제 2 캐패시
터(CP) 및 제 1 인덕터(LP)를 통하여 DC 전압(VIN)의 양의 극으로 흐른다.
도 8에 도시된 오프 단계의 시작시에, 제 3 스위칭 엘리먼트(S3)는 개방되고 제 5 스위칭 엘리먼트(S5)는 폐쇄<76>
된다. 다른 스위칭 엘리먼트들(S1,S2 및 S4)의 스위칭 상태들은 변화되지 않고 유지된다. 전류는 AC 전압 그
리드로부터 제 2 쵸크(LS), 제 2 스위칭 엘리먼트(S2), 제 1 캐패시터(CS), 이차 권선(NS) 및 제 4 스위칭 엘리
먼트(S4)를 통하여 계속 흐른다. 일차측에서, 일차 권선(NP)의 전류 방향은 역전하고 제 1 일차측 회로는 제 5
스위칭 엘리먼트(S5) 및 제 2 캐패시터(CP)를 통하여 운용한다. 제 2 이차측 회로에서, 전류는 음의 극으로부
터 제 5 스위칭 엘리먼트, 제 1 쵸크(LP)를 통하여 DC 전압(VIN)의 양의 극으로 흐른다.
도 9 및 10은 그리드의 음의 하프 사이클 동안 백피드를 도시하고, 제 1 및 제 3 스위칭 엘리먼트들(S1 및 S3)<77>
은 폐쇄되고 제 4 스위칭 엘리먼트(S4)는 개방된다. 제 2 스위칭 엘리먼트(S2)는 제 5 스위칭 엘리먼트(S5)에
대해 반대로 스위칭한다. 도 9에 도시된 온 상태는 제 2 스위칭 엘리먼트(S2)의 폐쇄 및 제 5 스위칭 엘리먼트
의 개방과 함께 시작한다. 전류는 전력 그리드로부터 제 3 스위칭 엘리먼트(S3) 및 제 2 스위칭 엘리먼트(S2)
를 통하여 제 2 쵸크(LS)로 흐른다. 제 2 회로에서, 전류는 제 2 스위칭 엘리먼트(S2) 및 제 1 스위칭 엘리먼
트(S1)를 통하여 이차 권선(NS)으로 그리고 제 1 캐패시터(CS)를 통하여 동일한 방향으로 흐른다. 실제 이차측
에서, 전류는 도 7에 도시된 것에 대응한다.
도 10에 도시된 오프 단계는 제 2 스위칭 엘리먼트(S2)의 개방 및 제 5 스위칭 엘리먼트(S5)의 폐쇄와 함께 시<78>
작한다. 그리드로부터의 전류는 제 2 쵸크(LS), 제 3 스위칭 엘리먼트(S3), 제 1 캐패시터(CS), 이차 권선(NS)
및 제 1 스위칭 엘리먼트(S1)를 통하여 흐른다. 실제 일차측에서 전류 흐름은 도 8에 도시된 것에 대응한다.
이 단계 동안 트랜스포머(T)는 다음 온 단계 동안 소자되고, 제 1 및 제 2 캐패시터들(CS 및 CP)은 트랜스포머
(T)의 코어가 DC 성분들에 의해 포화되지 않는 것을 보장한다.
도 11 내지 14는 다른 전류 흐름에 대응하는 스위칭 엘리먼트들(S1,S2,S3,S4 및 S5)의 스위칭 상태들을 가진 양<79>
및 음의 전압 하프 사이클의 파형들을 도시한다.
이차측상에 접속된 공용 AC 전압 그리드에 공급하기 위한 파형들은 도 11에 도시된다. 도 3 내지 6에 도시된<80>
바와 같이, 폐쇄 신호는 그리드 전압의 양의 하프 사이클 동안 제 2 및 제 4 스위칭 엘리먼트들(S2 및 S4)에 인
가된다. 제 1 스위칭 엘리먼트(S1)는 개방된 채로 유지된다. 그리드 전압의 음의 하프 사이클 동안, 폐쇄 신
호는 제 1 및 제 3 스위칭 엘리먼트들(S1 및 S3)에 인가되고 제 4 스위칭 엘리먼트(S4)는 개방된 채로
유지된다. 전체 사인 파형에 걸쳐, 제 4 스위칭 엘리먼트(S4)의 스위칭 신호와 반대인 스위칭 신호는 제 1 스
위칭 엘리먼트(S1)에 인가된다.
양의 하프 사이클 동안, 스위칭 사이클은 제 5 스위칭 엘리먼트(S5)의 폐쇄 및 제 3 스위칭 엘리먼트(S3)의 개<81>
방과 함께 시작한다. 그리드 전압 증가와 함께, 제 5 스위칭 엘리먼트(S5)의 온 시간들은 펄스 폭 변조에 따라
오프 시간들에 비해 길어지고, 제 3 스위칭 엘리먼트(S3)에 대한 스위칭 신호는 제 5 스위칭 엘리먼트에 대한
신호와 반대이다.
음의 하프 사이클 동안, 제 5 스위칭 엘리먼트(S5)는 동일한 방식으로 스위칭하지만, 제 3 스위칭 엘리먼트(S3)<82>
대신 제 2 스위칭 엘리먼트(S2)는 이와 반대로 스위칭한다.
- 7 -
공개특허 10-2009-0018705
도 12는 공용 AC 전압 그리드로부터 백피드하기 위한 파형들을 도시한다. 이전과 같이, 상호 반대의 스위칭 신<83>
호들은 전체 사인 파 동안 제 1 및 제 4 스위칭 엘리먼트들(S1 및 S4)에 인가되고, 제 1 스위칭 엘리먼트(S1)는
양의 전압 하프 사이클 동안 개방되고 제 4 스위칭 엘리먼트(S4)는 제 2 스위칭 엘리먼트(S2)와 같이 폐쇄된다.
제 3 스위칭 엘리먼트(S3)는 제 5 스위칭 엘리먼트(S5)와 반대로 스위칭하고, 스위칭 사이클은 제 3 스위칭 엘
리먼트(S3)의 폐쇄와 함께 시작한다. 그리드 전압 증가로 인해, 제 3 스위칭 엘리먼트(S3)의 온 시간은 펄스
폭 변조에 따라 오프 시간에 비해 짧아진다. 제 5 스위칭 엘리먼트(S5)의 온 시간은 결과적으로 최대 그리드
전압에서 가장 길다.
음의 그리드 전압 하프 사이클 동안, 제 5 스위칭 엘리먼트(S5)는 양의 그리드 전압 하프 사이클 동안 동일한<84>
방식으로 스위칭한다. 그리드에 공급되는 경우 처럼, 제 3 스위칭 엘리먼트(S3) 대신 제 2 스위칭 엘리먼트
(S2)는 이와 반대로 스위칭한다. 그리드로부터 백피드 동안 에너지 전달의 반전은 결과적으로 각각의 스위칭
사이클 동안 서로 반대로 스위칭하는 스위칭 엘리먼트들(S5 및 S3 및/또는 S2)의 반대 폐쇄 시퀀스에 유발되고,
온 시간 대 오프 시간들의 비율은 전압 레벨에 따라 다르다.
만약 본 발명에 따른 인버터 회로가 섬 모양 그리드에서 동작되면, 그리드 전류는 일반적으로 접속된 로드들의<85>
캐패시티브 및 인덕티브 특성들에 따라 그리드 전압을 앞서거나 뒤진다.
도 13은 섬 모양 동작의 인덕티브 로드를 가진 파형들을 도시하고, 그리드 전류는 그리드 전압에 뒤진다. 이것<86>
은 그리드에 인피딩(infeeding)(섹션들 b 및 d) 및 그리드로부터 리액티브 전력의 백피딩 사이의 혼합 모드를
유발한다. 전압 하프 사이클 동안 양 및 음의 전류 파형들 모두가 존재한다. 따라서, 스위칭 엘리먼트들(S5
및 S3 및/또는 S2)의 도 13에 도시된 스위칭 사이클들은 예를들어 양의 전압 하프 사이클 동안 양의 그리드 전
류(인피딩, 섹션 b)가 흐르는지 음의 그리드 전류(백피딩, 섹션 a)가 흐르는지에 따르고, 전달될 에너지는 그리
드 전압 및 그리드 전류의 곱으로서 발생하고 차례로 제어 신호들의 펄스 폭 변조로부터 발생한다.
제 1 스위칭 엘리먼트(S1) 및 제 4 스위칭 엘리먼트(S4)의 스위칭 상태들은 도 11에 도시된 것과 대응한다. 양<87>
의 하프 사이클 동안, 제 3 스위칭 엘리먼트(S3) 및 음의 하프 사이클 동안 제 2 스위칭 엘리먼트(S2)는 제 5
스위칭 엘리먼트(S5)와 반대로 스위칭한다. 만약 그리드 전류 및 그리드 전압의 부호들이 동일하면(섹션들 b
및 d), 스위칭 사이클은 제 5 스위칭 엘리먼트(S5)(인피딩)의 폐쇄와 함께 시작한다. 그러나, 만약 부호들이
다르면, 스위칭 사이클은 양의 전압 하프 사이클(섹션 a) 동안 제 3 스위칭 엘리먼트(S3)의 폐쇄 및 음의 전압
하프 사이클(섹션 c) 동안 제 2 스위칭 엘리먼트(S2)의 폐쇄와 함께 시작한다.
도 14는 캐패시티브 로드를 가진 섬 모양 동작에 대한 파형들을 도시하고, 그리드 전류는 그리드 전압을 유도한<88>
다. 그러므로 스위칭 엘리먼트들(S5,S3 및/또는 S2)의 온 시간들 대 오프 시간들의 비율들은 도 13에 도시된
스위칭 신호 파형들과 다르다.
추후 도 15 내지 35는 본 발명에 따른 인버터 회로들의 추가 실시예들을 도시한다. 도 15는 이차측이 도 1에<89>
도시된 것에 대응하는 회로를 도시한다. 일차측에서, Cuk 컨버터의 일차 스테이지들은 푸쉬-풀 컨버터의 일차
스테이지에 의해 대체된다. 이것은 제 2 캐패시터에 대한 필요성을 제거하고 일차 권선(NP)은 분할된 설계이고,
일차 권선(NP)의 각각의 부분은 분리된 스위칭 엘리먼트(S5 및 S6)에 의해 DC 전압(VIN)에 접속된다. 일차 스테
이지는 제 1 쵸크(LP)를 통하여 DC 전압(VIN)에 접속되어, Cuk 일차 스테이지의 경우 처럼 최소 리플을
유발한다. 트랜스포머 코어의 소자를 위하여, 두 개의 일차측 스위칭 엘리먼트들(S5 및 S6)의 온 시간들이 정
확하게 동기화되는 것이 보장되어야 한다.
도 16은 n 채널 공핍 모드 MOSFET들로서 구현된 스위칭 엘리먼트들을 가진 도 15에 도시된 회로를 도시하고, 소<90>
스 및 드레인 단자들의 장치는 이차측의 도 2에 도시된 것과 대응한다. 일차측에서, 두 개의 스위칭 엘리먼트
들(S5 및 S6)의 소스 단자들은 DC 전압(VIN)의 음의 극에 접속된다.
도 17 및 18은 AC 전력 그리드에 공급하기 위한 양의 그리드 전압 하프 사이클 동안 온 단계 및 오프 단계를 도<91>
시하고, 이차측 스위칭 엘리먼트들(S1,S2,S3 및 S4)의 스위칭 상태들은 도 3 및 4에 대응한다. 온 단계는 일
스테이지의 제 5 스위칭 엘리먼트(S5)의 폐쇄와 함께 시작한다(도 17). 전류는 DC 전압(VIN)의 양의 극으로부터
제 1 쵸크(LP)를 통하여 일차 권선(NP)의 제 1 섹션의 종료부로부터 시작부로 제 5 스위칭 엘리먼트(S5)를 통하
여 DC 전압(VIN)의 음의 극으로 흐른다. 에너지는 트랜스포머(T)를 통하여 이차측으로 전달되고 접속된 전력 그
리드에 공급된다.
- 8 -
공개특허 10-2009-0018705
오프 단계(도 18)는 제 5 스위칭 엘리먼트(S5) 개방 및 제 6 스위칭 엘리먼트(S6) 및 제 3 스위칭 엘리먼트(S3)<92>
폐쇄와 함께 시작한다. 그러므로 일차측 전류는 제 1 쵸크(LP)를 통하여 그리고 일차 권선(NP)의 제 2 섹션의
시작부에서 종료부로 제 6 스위칭 엘리먼트(S6)를 통하여 DC 전압(VIN)의 음의 극으로 계속 흐른다.
도 19 및 20은 음의 그리드 전압 하프 사이클 동안 AC 전압 그리드로 공급하기 위한 온 단계 및 오프 단계를 도<93>
시한다. 스위칭 엘리먼트들(S1,S2,S3 및 S4)의 스위칭 엘리먼트들(S1)의 스위칭 상태들 및 이차측상 전류 흐름
들은 도 5 및 6에 도시된 것과 대응한다. 온 상태(도 19)는 제 5 스위칭 엘리먼트(S5)의 폐쇄 및 제 6 및 제 2
스위칭 엘리먼트들(S6 및 S2)의 개방과 함께 시작한다. 일차측에서, 그러므로 전류 흐름은 도 17에 도시된 것
과 대응한다. 턴 오프 처리(도 20)는 일차측 스위칭 엘리먼트(S5 및 S6)의 스위칭 오버 및 제 2 스위칭 엘리먼
트(S2)의 폐쇄와 함께 시작한다.
도 21 및 22는 양의 전압 하프 사이클 동안 AC 전압 그리드로부터 실제 일차측으로 백피딩을 위한 온 단계 및<94>
오프 단계를 도시한다. 스위칭 처리들 및 전류 흐름들은 도 7 및 8에 도시된 것과 동일하다. 온 단계는 제 3
스위칭 엘리먼트(S3)의 폐쇄 및 제 5로부터 제 6 스위칭 엘리먼트(S6)로 스위치 오버와 함께 시작한다. 일차측
에서, 전류는 일차 권선(NP)의 제 2 섹션에 유도되고 제 1 쵸크(LP)를 통하여 DC 전압(VIN)의 양의 극으로 흐르
고, 회로는 폐쇄된 제 6 스위칭 엘리먼트(S6)를 통하여 완성된다.
오프 단계의 시작시(도 22), 제 3 스위칭 엘리먼트(S3)는 개방되고 일차측에서 제 6 스위칭 엘리먼트에서 제 5<95>
스위칭 엘리먼트들(S5)로 스위치 오버는 발생한다. 그러므로 전류는 제 1 쵸크(LP)를 통하여 DC 전압의 양의
극으로 흐르고 트랜스포머(T)는 소자된다.
도 23 및 24는 음의 전압 하프 사이클 동안 AC 전력 그리드로부터 실제 일차측으로 백피드를 위한 온 단계 및<96>
오프 단계를 도시하고, 스위칭 상태들 및 전류는 도 21 및 22에 도시된 것에 대응하여 일차측에서 흐른다. 이
차측 스위칭 상태들은 도 9 및 10과 동일하다.
도 25는 변화되지 않은 이차측을 가진 예시적인 인버터 회로를 도시한다. 풀 브리지 스테이지는 일차측상에 배<97>
치된다. 도 26은 n 채널 공핍 모드 MOSFET들로서 구현된 스위칭 엘리먼트들을 도시하고, 소스 단자들은 음의
극에 접속되고 드레인 단자들은 일차측에서 DC 전압(VIN)의 양의 극에 접속된다. DC 전압(VIN)에 대한 접속은
전압 스파이크들로부터 회로를 보호하고 리플을 최소화하기 위하여 제 1 쵸크(LP)를 통과한다.
도 27 내지 34는 다른 스위칭 상태들, 및 양 및 음의 하프 사이클 동안 인피드를 위한 전류 흐름들 및 양 및 음<98>
의 하프 사이클 동안 백피딩을 위한 전류 흐름들을 가진 도 25에 따른 이런 인버터 회로를 도시하고, 이차측에
서 스위칭 상태들 및 전류 흐름들은 각각 도 3 내지 10 및 17 내지 24와 대응한다.
일차측에 일차 권선(NP)이 배치되고, 도 27 내지 34에 도시된 바와 같은 상기 일차 권선(NP)을 통한 전류 흐름<99>
방향들은 도 3 내지 10에 도시된 것에 대응한다. 일차측 풀 브리지의 스위칭 엘리먼트들(S5,S6,S7 및 S8)은 대
응 방식으로 접속된다.
도 35는 도 25에 도시된 풀 브리지 대신 일차측 하프 브리지를 가진 인버터 회로를 도시하고, 상기 풀 브리지의<100>
제 5 및 제 8 스위칭 엘리먼트들(S5 및 S8)은 두 개의 캐패시터들(C1 및 C2)에 의해 대체된다. 일차 권선(NP)
을 통한 전류의 목표된 방향은 두 개의 스위칭 엘리먼트들(S6및 S7)의 스위치오버에 의해 발생되고, 스위칭 처
리 동안 중단은 DC 전압의 양의 극에 접속된 제 1 쵸크(LP)로 인해 필요하지 않다.
도면의 간단한 설명
도 1은 Cuk 일차 스테이지 및 일반적인 스위칭 엘리먼트들을 가진 인버터 회로를 도시한다.<21>
도 2는 Cuk 일차 스테이지 및 n 채널 절연 게이트 전계 효과 트랜지스터들(공핍-모드 MOSFET들)을 가진 인버터<22>
회로를 도시한다.
도 3은 양의 하프 사이클의 경우 온 단계 동안 전류 흐름을 가지는 도 1에 따른 인버터 회로를 도시한다.<23>
도 4는 양의 하프 사이클의 경우 오프 단계 동안 전류 흐름을 가진 도 1에 따른 인버터 회로를 도시한다.<24>
도 5는 음의 하프 사이클의 경우 온 단계 동안 전류 흐름을 가진 도 1에 따른 인버터 회로를 도시한다.<25>
- 9 -
공개특허 10-2009-0018705
도 6은 음의 하프 사이클의 경우 오프 단계 동안 전류 흐름을 가진 도 1에 따른 인버터 회로를 도시한다.<26>
도 7은 양의 하프 사이클의 경우 온 단계 동안 백피드(backfeeding) 전류 흐름을 가진 도 1에 따른 인버터 회로<27>
를 도시한다.
도 8은 양의 하프 사이클의 경우 오프 단계 동안 백피드 전류 흐름을 가진 도 1에 따른 인버터 회로를<28>
도시한다.
도 9는 음의 하프 사이클의 경우 온 단계 동안 백피드 전류 흐름을 가진 도 1에 따른 인버터 회로를 도시한다.<29>
도 10은 음의 하프 사이클의 경우에 오프 단계 동안 백피드 전류 흐름을 가진 도 1에 따른 인버터 회로를 도시<30>
한다.
도 11은 AC 전압 그리드에 에너지 흐름을 위한 전압 및 제어 신호 파형들을 도시한다.<31>
도 12는 AC 전압 그리드로부터 백피드를 위한 전압 및 제어 신호 파형들을 도시한다.<32>
도 13은 섬 모양 동작 동안 인덕티브 로드를 가진 리액티브 전력 흡수를 위한 그리드 전압, 그리드 전류 및 제<33>
어 신호 파형들을 도시한다.
도 14는 섬 모양 동작 동안 캐패시티브 로드를 가진 리액티브 전력 흡수를 위한 그리드 전압, 그리드 전류 및<34>
제어 신호를 도시한다.
도 15는 전기적으로 절연된 푸쉬-풀 일차 스테이지 및 일반적인 스위칭 엘리먼트들을 가진 인버터 회로를 도시<35>
한다.
도 16은 전기적으로 절연된 푸쉬-풀 일차 스테이지 및 n 채널 공핍 모드 MOSFET들을 가진 인버터 회로를 도시한<36>
다.
도 17은 양의 하프 사이클의 경우 온 단계 동안 전류 흐름을 가진 도 15에 따른 인버터 회로를 도시한다.<37>
도 18은 양의 하프 사이클의 경우 오프 단계 동안 전류 흐름을 가진 도 15에 따른 인버터 회로를 도시한다.<38>
도 19는 음의 하프 사이클의 경우 온 단계 동안 전류 흐름을 가진 도 15에 따른 인버터 회로를 도시한다.<39>
도 20은 음의 하프 사이클의 경우 오프 단계 동안 전류 흐름을 가진 도 15에 따른 인버터 회로를 도시한다.<40>
도 21은 양의 하프 사이클의 경우 온 단계 동안 백피드 전류 흐름을 가진 도 15에 따른 인버터 회로를<41>
도시한다.
도 22는 양의 하프 사이클의 경우 오프 단계 동안 백피드 전류 흐름을 가진 도 15에 따른 인버터 회로를 도시한<42>
다.
도 23은 음의 하프 사이클의 경우 온 단계 동안 백피드 전류 흐름을 가진 도 15에 따른 인버터 회로를<43>
도시한다.
도 24는 음의 하프 사이클의 경우 오프 단계 동안 백피드 전류 흐름을 가진 도 15에 따른 인버터 회로를 도시한<44>
다.
도 25는 전기적으로 절연된 풀 브리지 일차 스테이지 및 일반적인 스위칭 엘리먼트들을 가진 인버터 회로를 도<45>
시한다.
도 26은 전기적으로 절연된 풀 브리지 일차 스테이지 및 n 채널 공핍 모드 MOSFET들을 가진 인버터 회로를 도시<46>
한다.
도 27은 양의 하프 사이클의 경우 온 단계 동안 전류 흐름을 가진 도 25에 따른 인버터 회로를 도시한다.<47>
도 28은 양의 하프 사이클의 경우 오프 단계 동안 전류 흐름을 가진 도 25에 따른 인버터 회로를 도시한다.<48>
도 29는 음의 하프 사이클의 경우 온 단계 동안 전류 흐름을 가진 도 25에 따른 인버터 회로를 도시한다.<49>
도 30은 음의 하프 사이클의 경우 오프 단계 동안 전류 흐름을 가진 도 25에 따른 인버터 회로를 도시한다.<50>
도 31은 양의 하프 사이클의 경우 온 단계 동안 백피드 전류 흐름을 가진 도 25에 따른 인버터 회로를<51>
도시한다.
- 10 -
공개특허 10-2009-0018705
도 32는 양의 하프 사이클의 경우 오프 단계 동안 백피드 전류를 가진 도 25에 따른 인버터 회로를 도시한다.<52>
도 33은 음의 하프 사이클의 경우 온 단계 동안 백피드 전류 흐름을 가진 도 25에 따른 인버터 회로를<53>
도시한다.
도 34는 음의 하프 사이클의 경우 오프 단계 동안 백피드 전류 흐름을 가진 도 25에 따른 인버터 회로를 도시한<54>
다.
도 35는 전기적으로 절연된 하프 브리지 일차 스테이지 및 일반적인 스위칭 엘리먼트들을 가진 인버터 회로를<55>
도시한다.
도면
도면1
도면2
- 11 -
공개특허 10-2009-0018705
도면3
도면4
도면5
- 12 -
공개특허 10-2009-0018705
도면6
도면7
도면8
- 13 -
공개특허 10-2009-0018705
도면9
도면10
- 14 -
공개특허 10-2009-0018705
도면11
- 15 -
공개특허 10-2009-0018705
도면12
- 16 -
공개특허 10-2009-0018705
도면13
- 17 -
공개특허 10-2009-0018705
도면14
도면15
- 18 -
공개특허 10-2009-0018705
도면16
도면17
도면18
- 19 -
공개특허 10-2009-0018705
도면19
도면20
도면21
- 20 -
공개특허 10-2009-0018705
도면22
도면23
도면24
- 21 -
공개특허 10-2009-0018705
도면25
도면26
도면27
- 22 -
공개특허 10-2009-0018705
도면28
도면29
- 23 -
공개특허 10-2009-0018705
도면30
도면31
도면32
- 24 -
공개특허 10-2009-0018705
도면33
도면34
- 25 -
공개특허 10-2009-0018705
도면35
- 26 -
공개특허 10-2009-0018705