실리콘 웨이퍼 및 그 제조 방법, 실리콘 웨이퍼의 평가방법(SILICON WAFER AND METHOD FOR MANUFACTURE THEREOF, AND METHOD FOR EVALUATION OF SILICON WAFER)

(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) 。Int. Cl.
C30B 29/06 (2006.01)
(11) 공개번호
(43) 공개일자
10-2007-0036804
2007년04월03일
(21) 출원번호 10-2007-7006261(분할)
(22) 출원일자 2007년03월19일
심사청구일자 없음
번역문 제출일자 2007년03월19일
(62) 원출원 특허10-2002-7001983
원출원일자 : 2002년02월15일 심사청구일자 2005년05월16일
(86) 국제출원번호 PCT/JP2000/005738 (87) 국제공개번호 WO 2001/16409
국제출원일자 2000년08월25일 국제공개일자 2001년03월08일
(30) 우선권주장 JP-P-1999-00241186 1999년08월27일 일본(JP)
(71) 출원인 고마쯔 덴시 긴조꾸 가부시끼가이샤
일본국 가나가와켄 히라쓰카시 시노미야 3쵸메 25반 1고
(72) 발명자 고미야 사토시
일본국 가나가와켄 히라쓰카시 시노미야 3쵸메 25반 1고 고마쯔덴시 긴
조꾸 가부시끼가이샤내
요시노 시로
일본국 가나가와켄 히라쓰카시 시노미야 3쵸메 25반 1고 고마쯔덴시 긴
조꾸 가부시끼가이샤내
단바타 마사요시
일본국 가나가와켄 히라쓰카시 시노미야 3쵸메 25반 1고 고마쯔덴시 긴
조꾸 가부시끼가이샤내
하야시다 고이치로
일본국 가나가와켄 히라쓰카시 시노미야 3쵸메 25반 1고 고마쯔덴시 긴
조꾸 가부시끼가이샤내
(74) 대리인 유미특허법인
전체 청구항 수 : 총 6 항
(54) 실리콘 웨이퍼 및 그 제조 방법, 실리콘 웨이퍼의 평가방법
(57) 요약
질소를 도핑하면서, 반도체 디바이스용으로서 충분한 특성을 구비한 실리콘 웨이퍼를 제조할 수 있는 방법을 제공하기 위
하여, 쵸크랄스키법에 따라 실리콘 단결정을 인상하여 실리콘 잉곳을 제조하는 방법에 있어서, 질소를 도핑하고, 질소 농
도가 5 ×1O13atoms/cm3로부터 1 ×1015atoms/cm3가 되는 부분을 형성하는 조건으로 실리콘 단결정을 인상하여 실리
콘 잉곳을 제조하고, 여기에서 질소 농도가 5×1O13atoms/cm3로부터 1 ×1015atoms/cm3의 범위 내에 있는 비산화성 열
처리용 실리콘 웨이퍼를 잘라 낸다.
공개특허 10-2007-0036804
- 1 -
대표도
도 1
특허청구의 범위
청구항 1.
CZ법으로 육성한 실리콘 단결정 잉곳으로부터 잘라낸 실리콘 웨이퍼에 있어서,
상기 실리콘 단결정 잉곳은, 상기 잉곳 육성 시에 인상 속도(V)와 고액 계면 근방의 온도 구배(G1)와의 비(V/G1)가 0.13
mm2/min℃ 내지 0.4 mm2/min℃의 범위 내에서 제조된 것이고,
5 ×1O13atoms/cm3로부터 1 ×1O15atoms/cm3의 범위 내의 질소를 함유하는 것을 특징으로 하는
실리콘 웨이퍼.
청구항 2.
제1항에 있어서,
수소 어닐링 또는 아르곤 어닐링이 실시되는 것에 의하여 웨이퍼 표면층의 보이드 결함이 소실되어 있는 것을 특징으로 하
는 실리콘 웨이퍼.
청구항 3.
제1항에 있어서,
1200℃ X 1 시간의 조건으로 수소 어닐링 또는 아르곤 어닐링 실시되는 것에 의하여 웨이퍼 표면층의 보이드 결함이 소실
되어 있는 것을 특징으로 하는 실리콘 웨이퍼.
청구항 4.
제1항 내지 제3항 중 어느 한 항에 있어서,
직경 200mm, p형, 결정 방위<100>인 것을 특징으로 하는 실리콘 웨이퍼.
청구항 5.
반도체 소자 제조용 실리콘 웨이퍼의 질소 도핑 농도 결정 방법에 있어서,
표면층의 보이드 결함이 감소되도록 하는 비-산화성 분위기 하에서 질소로 도핑된 실리콘 웨이퍼를 열처리하여 질소-도
핑된 실리콘 웨이퍼를 얻는 단계;
상기 질소-도핑된 실리콘 웨이퍼로부터 표면층을 제거하는 단계; 및
공개특허 10-2007-0036804
- 2 -
상기 질소-도핑된 실리콘 웨이퍼에 대하여 TDDB 또는 TZDB 시험을 수행하는 단계; 및
TZDB 시험의 양품률이 90% 이상이 되는 질소 농도 또는 TDDB 시험 결과가 정상치로 되는 질소 농도에 근거하여 도핑하
는 단계
를 포함하는 방법.
청구항 6.
제5항에 있어서,
상기 TDDB 시험에 의하여 질소 농도의 상한을 결정하는 것을 특징으로 하는 방법.
명세서
발명의 상세한 설명
발명의 목적
발명이 속하는 기술 및 그 분야의 종래기술
본 발명은, 예를 들면 수소 분위기 고온 열처리(수소 열처리라고 함) 등의 비산화성 열처리에 적합한 반도체 디바이스 제조
용 실리콘 웨이퍼의 제조 방법에 관한 것이다.
쵸크랄스키법(이하, CZ 법)에 의해 제조된 실리콘 웨이퍼(CZ-실리콘 웨이퍼)로서는, 예를 들면 LSTD, FPD, COP로서 검
출되는 공공(空孔)에 기인한 보이드 결함 등이 존재하고 있다. 이러한 결정 결함은 최종 제품의 품질에 악영향을 미치게 하
기 때문에, 그것을 제거하기 위한 것으로서, 수소 분위기 고온 열처리(수소 열처리 또는 수소 어닐링이라고도 함) 등의 열
처리가 실시되는 경우가 있다. 실제로, 수소 처리를 실시한 CZ-실리콘 웨이퍼는, LSTD 등으로서 검출되는 공공에 기인한
보이드 결함이 소실되어, 우수한 산화막 내압 특성을 나타내는 것이 알려져 있다(일본국 특공평 3(1991)-80338호 공보).
그러나, 수소 열처리의 효과는 웨이퍼의 극표면 근방에만 한정된다고 하는 문제가 있기 때문에, 결함 사이즈가 작을수록
수소 열처리에 의한 결함의 소멸 효과가 크다는 것에 착안하고, 결정 육성 중의 결함 발생 온도대의 냉각 속도를 빨리 함으
로써 결함 사이즈를 미세화시키고, 이것에 수소 열처리를 실시함으로써 그보다 심부(深部)에 이르기까지 상기 수소 열처리
의 효과를 미치게 하는 방법이 제안되어 있다(일본국 특개평 10(1998)-208987호 공보).
또한, 이 방법에서 결정 직경 증대에 대응할 수 있도록 하기 위하여, 결함의 근원이라고 생각되는 점(点) 결함(공공) 농도를
지배하는 V/G(V: 인상 속도, G: 융점 근방의 결정축방향 온도 구배)를 최적화함으로써 양질의 웨이퍼를 실현하는 방법에
관해서도 제안되어 있다(일본국 특원평 10(1998)-260666호).
그러나 최근, 결함 사이즈 축소화에 관한 다른 어프로치로서, CZ-실리콘 단결정 성장 시에 질소를 첨가함으로써 결함의
사이즈가 작아져, 어닐링에 적합한 웨이퍼의 제조가 가능하다는 것이 보고되어 있다(일본국 특개평 10(1998)-98047호
공보).
그러나, 융액으로부터 결정 중에 질소를 첨가한 경우에는, 편석(偏析) 현상에 의해 결정의 길이 방향에서 질소 농도가 변화
되어 버리기 때문에, 그 영향에 의한 결함의 불균일 분포를 초래한다고 하는 문제가 있다.
또한, 질소를 첨가하면, 확실히 결함 사이즈가 감소하여 고온 어닐링의 효과를 내기 쉽게 할 수 있게 되지만, 한편 결함 밀
도는 증가하여 버리기 때문에, 불충분한 고온 어닐링 조건에서는 역으로 웨이퍼 품질의 열화를 초래할 우려가 있다고 하는
문제도 있다.
공개특허 10-2007-0036804
- 3 -
요컨대, 상기의 질소를 첨가(질소를 도핑)함으로써 결함 사이즈를 축소화한 웨이퍼라는 것이, 과연 제품화에 적합한가 여
부에 관해서는 충분히 검증되어 있지 않고, 질소를 도핑한 웨이퍼라는 것이 과연 반도체 디바이스 제조용 웨이퍼로서 사용
할 수 있는 것인지 여부에 관해서는 실제로는 밝혀져 있지 않다.
발명이 이루고자 하는 기술적 과제
본 발명은 이상과 같은 과제를 감안하여 이루어진 것으로, 그 목적은, 질소를 도핑하여 실리콘 웨이퍼를 제조하는 방법에
있어서, 반도체 디바이스용으로서 충분한 특성을 구비한 실리콘 웨이퍼를 제조할 수 있는 제조 조건을 검증하고, 열처리를
실시한 후에 반도체 디바이스 제조용 웨이퍼로서 바람직한 특성을 구비하는 질소 도핑 웨이퍼를 제조할 수 있도록 하는 것
에 있다.
발명의 구성
본 발명자들은, 상기와 같은 문제점을 감안하고, 상세하게 성장 조건에 대해 검토를 한 결과, 열처리를 실시한 후에도 첨단
의 반도체 디바이스용으로서 충분히 통용되는 특성을 구비한 실리콘 웨이퍼의 제조 조건을 발견하고, 본 발명을 완성하기
에 이르렀다.
보다 구체적으로 설명하면, 본 발명자들은, 질소가 도핑된 웨이퍼(질소 도핑 웨이퍼)에 대하여 게이트 산화막 내압 특성을
측정함으로써 웨이퍼 특성의 평가를 행한 것이지만, 이 과정에서, 질소 도핑 웨이퍼라는 것은, 비산화성 분위기 하에서 열
처리를 한 후에는, 질소 도핑을 행하지 않은 웨이퍼와 비교하면 TZDB(Time Zero Dielectrc Breakdown) 시험의 결과는
양호하게 되는 경향이 있지만, 고농도로 질소를 도핑한 경우에는, TDDB(Time Dependent Diclectric Breakdown) 시험
의 결과에서는 이상이 나타나게 된다는 것을 발견했다.
또, 본 발명자들은, TZDB 시험의 결과가 양호한지 여부라는 것이나 TDDB 시험의 결과로 이상이 나타나는지 여부라는 것
도, 질소 도핑 웨이퍼의 질소 농도에 의존하지만, 동시에 TZDB 시험의 결과라는 것은, 비산화성 열처리를 행하는 가스의
종류(예를 들면, 수소 가스이거나 아르곤 가스이거나)에 따라 다른 한편, TDDB 시험의 결과로 이상이 나타나게 되는 질소
농도라고 하는 것은, 비산화성 열처리를 행하는 가스의 종류에 따르지 않고, 대략 일정하다는 것을 추정할 수 있는 지식을
얻었다.
그리고, 이들 지식은, 본 발명의 완성을 위해 대단히 공헌하는 것이 되고, 본 발명자들은, 비산화성 분위기 하에서 열처리
를 한 후에 TDDB 시험의 결과에 이상이 나타나게 되는 농도인 4 ×1O14atoms/cm3 이하의 농도의 질소를 함유하는 질소
도핑 웨이퍼가, 반도체 디바이스 제조용 비산화성 열처리용 실리콘 웨이퍼로서 바람직하다고 하는 것을 본 출원에서 처음
으로 제시하고, 기본적으로는 이것을 권리 청구의 내용으로 하고 있다.
또, 질소 도핑 웨이퍼를 게이트 산화막 내압 양품률(GOI)에 의해 평가를 한 경우에는, 표면에서는 충분히 수소 열처리의 효
과가 나타나 있고, 또한 그 효과는 질소 도핑량과는 관계없지만, 어느 정도의 깊이의 부분에 대해 평가를 한 경우에는, 산
화막 내압 양품률은 질소 농도에 대하여 의존성이 있어, 질소 도핑량에는 상한과 하한이 존재하며, 반도체 디바이스용 제
품으로서 사용하는 경우에는 질소 농도가 소정의 범위 내에 있어야만 된다는 것이 밝혀졌다. 본 발명의 완성에는, 이 지식
도 대단히 공헌하고 있다.
또, 전술한 일본국 특개평 10(1998)-98047호 공보에서는「질소 농도를 적어도 1 ×1O14atoms/cm3」으로 되어 있지만,
그 근거에 관해서는 전혀 정보의 개시가 없다.
보다 구체적으로는, 본 발명에서는 다음과 같은 방법 및 반도체 디바이스 제조용 비산화성 열처리용 실리콘 웨이퍼를 제공
한다.
(1) 질소 농도가 5 ×1O13atoms/cm3로부터 1 ×1O15atoms/cm3의 범위 내, 바람직하게는 5 ×1O13atoms/cm3로부터 8
×1O14atoms/cm3의 범위 내, 더욱 바람직하게는 5 ×1O13atoms/cm3로부터 4 ×1O14atoms/cm3의 범위 내, 더욱 바람
직하게는 1×1O14atoms/cm3로부터 4 ×1O14atoms/cm3의 범위 내에 있는 반도체 디바이스 제조용 비산화성 열처리용
실리콘 웨이퍼.
공개특허 10-2007-0036804
- 4 -
즉, TZDB에 의한 게이트 산화막 내압만을 고려한 경우에는, 양품의 범위로서는 질소 농도가 5 ×10l3atoms/cm3로부터 1
×1015atoms/cm3의 범위 내(TZDB에 의한 게이트 산화막 내압 양품률 90% 이상의 범위 내), 바람직하게는 질소 농도가
1×1O14atoms/cm3로부터 8 ×1O14atoms/cm3의 범위 내(TZDB에 의한 게이트 산화막 내압 양품률 95% 이상의 범위
내)가 상당하며, 이것에 더하여 정전류 TDDB를 고려한 경우에는 4 ×10l4atoms/cm3 이하일 것이 요구된다. 따라서, 결
국, 양품의 범위는, 5 ×1013atoms/cm3으로부터 1 ×1O15atoms/cm3의 범위, 5 ×1O13atoms/cm3로부터 8
×1O14atoms/cm3의 범위, 5 ×1O13atoms/cm3로부터 4 ×1O14atoms/cm3의 범위, 1 ×1O14atoms/cm3로부터 4 ×1O
atoms/cm3의 범위와 같이, 4단계로 나누어지게 되고, 이들은 제조하려고 하는 제품에 따라서 적당히 선택된다.
또, 열처리용 실리콘 웨이퍼의 종류로서는, 수소 분위기 하에서 열처리에 제공되는 수소 열처리용 실리콘 웨이퍼, 아르곤
분위기 하에서 열처리에 제공되는 아르곤 열처리용 실리콘 웨이퍼, 또는 수소나 아르곤의 혼합 가스의 분위기 하에서 열처
리에 제공되는 혼합가스 열처리용 실리콘 웨이퍼 등이 있지만, 웨이퍼 표층의 결정 결함을 저감하기 위한 비산화성 가열
처리(무산소 상태에서의 어닐링 처리)의 모두가 본 발명의 범위에 포함된다.
(2) 쵸크랄스키법에 의해 실리콘 단결정을 인상하여 실리콘 잉곳을 제조하는 방법에 있어서, 질소를 도핑하여, 질소 농도
가 5 ×1O13atoms/cm3로부터 4×1014atoms/cm3가 되는 부분을 형성하는 조건으로 실리콘 단결정을 인상하여 실리콘
잉곳을 제조하는 방법. 특히, 쵸크랄스키법에 의해 실리콘 단결정을 인상하여 실리콘 잉곳을 제조하는 방법에 있어서, 질
소를 도핑하여, 질소 농도가 1×1O14atoms/cm3로부터 4 ×1O14atms/cm3가 되는 부분을 형성하는 조건으로 실리콘 단결
정을 인상하여 비산화성 열처리용 실리콘 웨이퍼 제작용 실리콘 잉곳을 제조하는 방법.
본 발명의 하나의 실시예에서는, 상기와 같은 반도체 디바이스 제조용 열처리용 실리콘 웨이퍼는 쵸크랄스키법(CZ 법)으
로 제조한다. 이 경우에는, 쵸크랄스키법에 의해, 그 일부분 또는 전체의 질소 농도가 5 ×1013 ∼ 1 ×1O15atoms/cm3가
되도록 질소를 도핑하여 실리콘 단결정을 인상하고, 실리콘 잉곳을 제조하고, 상기 실리콘 잉곳으로부터 질소 농도가 5
×1013∼1 ×1O15atoms/cm3의 부분, 바람직하게는 1 ×1014∼ 8 ×1O14atoms/cm3의 범위에 있는 부분을 잘라 내고, 반
도체 디바이스 제조용 비산화성 열처리용 실리콘 웨이퍼, 특히 수소 열처리용 실리콘 웨이퍼 또는 아르곤 어닐링용 실리콘
웨이퍼로 한다. 또, CZ 법을 사용하는 경우에는, 융액에 자장을 거는 방식(MCZ 법)도 채용할 수 있다.
또, 질소의 도핑을 위한 방법은, 결정 성장 시에 노(爐) 내에 통과되는 아르곤 가스 중에 질소를 혼입시키는 방법이나, 질화
규소를 원료 융액 중에 용해시켜 인상하여 단결정 중에 질소 원자를 도입하는 방법 등, 현재 공지된 모든 방법 및 장래 발
견될 모든 방법을 사용할 수 있다.
또, 본 발명의 실시예로서는, 다음과 같은 것을 들 수 있다. 본 발명에 따른 반도체 디바이스 제조용 비산화성 열처리용 실
리콘 웨이퍼(상기 기재의 비산화성 열처리용 실리콘 웨이퍼)에 대하여 수소 열처리 또는 아르곤 어닐링이 실시됨으로써 제
조된 반도체 디바이스 제조용 실리콘 웨이퍼.
가상적인 소자 수명이 고려되어 질소의 도핑량이 조정된 반도체 디바이스 제조용 실리콘 웨이퍼.
질소가 도핑된 열처리 웨이퍼 상의 가상적인 소자 수명을 계측함으로써, 상기 질소가 도핑된 웨이퍼가 반도체 디바이스 제
조용 웨이퍼로서 사용할 수 있는 지 여부의 판정을 행하는 것을 특징으로 하는, 질소가 도핑된 웨이퍼의 평가 방법.
상기 웨이퍼의 가상적인 소자 수명을 계측하는 방법은 TDDB 시험법인 것을 특징으로 하는 상기 기재의 웨이퍼의 평가 방
법.
또, 「가상적인 소자」라는 것은, TDDB 시험법이나 TZDB 시험법을 실시할 때에 제작되는 의사적(擬似的)인 소자 구조의
것을 의미하고, 「가상적인 소자 수명」이라는 것은, 상기 의사적인 소자 구조의 수명의 것을 의미한다.
발명의 효과
실험예로서, 본 발명자들은 여러 가지 조건으로 육성한 CZ-실리콘 단결정으로부터 실리콘 웨이퍼를 잘라 내고, 경면 연마
가공을 실시한 후에 수소 어닐링을 실시하여, 웨이퍼 깊이 방향의 결함 소멸 효과에 대해 조사를 했다.
공개특허 10-2007-0036804
- 5 -
<단결정의 성장>
결정은 도펀트로서 붕소를 첨가한 직경 200mm, p형, 결정 방위 <100>이고, 결함 거동을 좌우하는 인자(因子)의 V/G1 및
V ×G2을 각각 0.13∼0.4mm2/min℃, 0.5∼10℃/min의 범위로 육성했다
(V: 인상 속도, G1: 고액(固液) 계면 근방의 온도 구배, G2: 결함 형성 온도대의 온도 구배).
<질소의 도핑>
이러한 실리콘 단결정 잉곳의 육성 시, 질소 농도가 4.9 ×1013∼l.24×1O15atoms/cm3가 되도록 질소를 첨가했다. 또, 비
교를 위하여, 질소 첨가 없는 결정도 준비했다.
여기에서, 질소의 첨가는, 질소 가스를 CZ 노 내로 도입하는 방법이나 표면에 질화 규소막을 형성한 웨이퍼를 원료 실리콘
에 혼입하는 방법(일본국 특개평 5(1993)-294780호 공보)에 의해 행했다.
<질소 농도의 정량>
질소 농도의 정량은, SIMS에 의한 측정이 가능한 부분에 관해서는 SINS에서 측정을 행함으로써 정량하고, SIMS에 의한
측정이 불가능한 부분에 관해서는, SIMS에 의해 측정된 부분으로부터 소정의 계산식을 이용하여 산출을 행함으로써 정량
했다.
보다 구체적으로는, SIMS(Cameca 제 IMF-6F형)에 의해, 질소의 정량의 검출 하한치(∼1 ×1O14atoms/cm3보다 충분히
큰 농도를 가지는 결정 직동부 가장 테일 부분(고화율 약 90%)에 대하여 정량을 행했다.
이 경우에 있어서, 질소가 들어가 있지 않는 FZ 법으로 성장한 실리콘 결정을 블랭크로 하고, 시료 교환시에 들어간 대기로
부터의 질소 가스 잔류에 의한 계측값에의 외란이 없는 것을 확인했다. 또, 질소를 이온 주입함으로써 형성했다, 질소 농도
가 이미 알려진 표준 시료로 교정하여, 정량을 행했다.
SIMS에 의한 측정을 할 수 없는 위치에서의 질소 농도는, 다음의 계산식에 의해 산출했다.
Cs= k Co ( 1 - L )k-1
Cs: 결정중의 불순물 농도, Co: 초기의 융액 중의 불순물 농도, L: 고화율 K: 질소의 편석 계수는 업계에서 자주 사용하고
있는 Yatsurugi, et.a1 (1973)J. Electrochem.Soc.120.975.의 문헌으로부터 O.0007로 했다.
상기의 계산식은, 융액 실리콘 중의 질소 불순물이 결정에 받아들여지는 농도를, 불순물 고유의 편석 계수 k를 이용하여 나
타낸 것이다.
또, 상기 식은, 편석 현상을 나타낸 식이다. 그리고, 편석 현상에 의하면, 결정의 성장과 동시에 불순물 농도(질소 농도)는
증가시켜 나가, 결정 직동부 가장 테일 부분에서는 고농도가 되고, SIMS의 질소의 정량의 검출 하한치(∼1 ×1014atoms/
cm3를 넘게 된다.
이러한 점에서, 본 실시예에서는, 결정 직동부 가장 테일 부분(고화율 약 9O%)에서 SIMS에 의해 질소 농도를 계측하는 것
으로 하고, 그 값을 이용하여 각 결정 위치에서의 농도를 상기의 식으로부터 산출하도록 한 것이다.
<웨이퍼의 열처리>
전술한 바와 같이 하여 질소를 도핑하고, 정량한 웨이퍼에 대하여 수소 열처리(수소 어닐링) 및 아르곤 어닐링을 실시했다.
수소 어닐링 조건 및 아르곤 어닐링은, 일반적인 1200℃ ×1시간의 처리로 하고, 각각 수소 열처리 직후 및 아르곤 어닐링
직후의 상태와, 수소 처리 후 표층 3㎛을 제거한 상태 및 아르곤 어닐링 후 표층 3㎛을 제거한 상태에서 게이트 산화막 내
압 특성(GCI)을 조사했다.
공개특허 10-2007-0036804
- 6 -
<수소 열처리(수소 어닐링) 웨이퍼의 평가>
[게이트 산화막 내압(GOI)]
게이트 산화막 내압은 웨이퍼 상에 MOS 구조를 형성하고, 거기에 전압을 인가하여 측정하는 것이다. 그리고, 3㎛ 연마 후
의 게이트 산화막 내압을 측정하는 경우에는, 웨이퍼 표면을 3㎛정도 연마한 후에, 거기에 MOS 구조를 형성하여 전압을
인가하여 측정한다.
[TZDB(Time Zero Dielectric Breakdown)시험]
먼저, TZDB에 의한 게이트 산화막 내압을 측정함에 있어서, 이 실험예에서 채용한 측정 방법에서는, 게이트 전극으로서
1Omm2의 폴리실리콘 전극을 채용하고, 스텝 전압 인가법으로 전압을 인가했다. 또, 산화막 두께는 25nm 이다. 또한, 측
정 온도는 실온(25℃)이며, 내압 판정 전류는 10㎂이다.
그 결과, 도 1에 도시된 바와 같이, 수소 처리 직후의 산화막 내압 양품률은, 질소 농도나 성장 조건에 따르지 않고 대략
100%로 되었다.
그러나, 수소 처리 후, 표층 3㎛을 제거한 후 산화막 내압의 검사를 해 보면, 도 2에 도시된 바와 같이, 6 ×lO14atoms/cm3
까지는 질소 농도의 증가와 동시에 양품률이 증가해 나가지만, 그 이상이 되면 양품률은 도리어 저하되어 버린다는 것을
알았다.
여기에서, 디바이스의 고집적화에 따라 중요도를 증대하고 있는 웨이퍼 표층(디바이스 활성층)의 완전성을 고려하면, 표층
으로부터 3㎛의 깊이에서의 산화막 내압 양품률은 적어도 90%는 유지해야 한다.
그리고, 도 2로부터 산화막 내압 양품률을 90% 이상으로 하기 위해서는, 질소 농도가 5 ×1013∼1 ×1O15atoms/cm3의
범위 내에 있을 필요가 있다는 것을 알 수 있고, 제품으로서 더욱 바람직하다고 하는 산화막 내압 양품률 95% 이상을 달성
하기 위해서는 1 ×1014∼8 ×1O14atoms/cm3의 범위에 질소 농도를 설정해야 하는 것을 알 수 있다.
[정전류 TDDB(Time Dependent Dielectric Breakdown)시험]
정전류 TDDB는, 전류를 일정하게 되도록, 소정의 시간 경과 후의 산화막의 파괴를 소자에 가해진 전압 변화로 보는 것이
다. 측정에 있어서는, 산화막 내압의 검사와 같이, MOS 구조를 형성한다.
측정에 있어서, 이 실험예에서 채용한 측정 방법에서는, 전극으로서 1mm2의 폴리실리콘 전극을 채용했다. 또, 산화막 두
께는 25nm 이다. 또한, 측정 온도는 125℃이며, 인가전류 밀도는 50mA/cm2이며, 판정 전계는 4MV/cm 이다.
정전류 TDDB를 측정한 경우에 있어서, 정상적인 소자는, 100초를 넘은 부근에서 순간적인 파괴가 생긴다. 그러나, 이상
소자의 경우에는, 순간적인 파괴가 생기지 않고, 경시적인 파괴가 생기기 때문에, 100초 경과 전부터 서서히 파괴가 진행
된다. 이로 인하여, 판정 전계의 설정치에 의해, 결과로서, 100초 경과 후에도 파괴가 생긴 것처럼 관찰된다. 이로 인하여,
정전류 TDDB의 측정 결과를 그래프로 하면, 정상적인 소자에 관해서는 일정 시간의 경과 시(이 경우에는 대략 100초)의
부분에 플롯이 밀집하고, 그곳 이외에 플롯이 형성되지는 않지만(도 3 (A) 참조), 이상 소자의 경우에는, 그곳 이외의 100
초 경과 시로부터 떨어진 장소에도 플롯이 형성되게 된다(도 3 (B)참조).
열처리 웨이퍼에 있어서 이러한 이상이 발생하는 것은, 질소를 도핑하지 않는 웨이퍼를 열처리한 것에는 보이지 않는 것이
며(도 3 (A) 참조), 질소를 고농도로 도핑한 웨이퍼를 열처리한 것에 대하여 나타나는 특유의 현상이다.
또, TDDB 시험은 반도체 디바이스의 신뢰성 시험의 일종으로서, 소자의 피로에 대한 내성의 정상성(定常性)의 지표가 되
는 것이다. 그리고, TDDB 시험은 시험 대상이 되는 웨이퍼로부터 제조되는 반도체 디바이스의 수명의 안정성을 추측하기
위한 가상적인 데이터를 제공하는 것이라고 파악할 수도 있다.
공개특허 10-2007-0036804
- 7 -
이 실험예에서는, 수소 열처리 후의 각 웨이퍼에서, 연마하지 않은 상태의 정전류 TDDB와 3㎛ 연마 후의 정전류 TDDB를
측정했다.
그 결과, 다음의 표에 나타낸 데이터가 얻어졌다.
[표 1]
[표 2]
공개특허 10-2007-0036804
- 8 -
여기에서, 표 1은 연마하지 않는 상태에서의 질소 농도와 정전류 TDDB 이상율의 관계를, 표 2는 3㎛ 연마 후에서의 질소
농도와 정전류 TDDB 이상율의 관계를 나타내고 있다. 이들 표에 도시된 바와 같이, 정전류 TDDB가 정상치를 나타내는
것은, 질소 농도가 4 ×1O14atoms/cm3 이하의 경우이다. 따라서, 상기의 산화막 내압의 조건에 이 요건을 더함으로써, 질
소가 도핑된 결정 최적 조건이라고 하는 것은, 질소 농도가 5 ×1013atoms/cm3로부터 4 ×l014atoms/cm3의 범위 내에 있
는 열처리용 실리콘 웨이퍼로서, 특히, 질소 농도가 1 ×1014atoms/cm3로부터 4×1O14atoms/cm3의 범위 내에 있는 열처
리용 실리콘 웨이퍼라고 하는 것이 된다.
<아르곤 어닐링 웨이퍼의 평가>
[TZDB(Time Zero Dielectric Breakdown)시험]
TZDB 시험에 의한 게이트 산화막 내압(GOI)의 측정은, 수소 어닐링의 경우와 같은 조건으로 행했다. 단지, 아르곤 어닐링
의 경우는, 6㎛ 연마 후의 게이트 산화막 내압도 측정했다. 결과를 도 4에 나타낸다. 또, 이 도 4에 있어서, 도 4 (A)는 연마
하지 않는 경우와, 3㎛ 연마 후의 경우와, 6㎛ 연마 후의 경우를 각각 겹쳐 표시하고 있지만, 도 4 (B)는, 수소 어닐링을 행
한 3㎛ 연마 후의 경우를 도시한 도 2와의 차이를 알기 쉽게 하기 위하여, 특히 3㎛ 연마 후의 경우의 데이터만을 실은 것
이다.
이 도 4로부터 명백한 바와 같이, 질소를 도핑한 웨이퍼는, 질소를 도핑하지 않는 웨이퍼보다, TZDB 시험에 따른 게이트
산화막 내압 특성이 우수하고, 또 수소 어닐링을 행한 후의 3㎛ 연마 후의 웨이퍼와 같은 명확한 상한은 관찰되지 않는다.
따라서, 질소를 도핑한 웨이퍼에 대하여 아르곤 어닐링한 것은, TZDB 시험 상에서는 질소 농도에 대한 상한같은 것이 존
재하지 않거나, 또는 수소 어닐링의 경우의 상한치인 질소 농도 1 ×1015atoms/cm3보다 상당히 위 부분에 상한치가 존재
한다는 것이 된다. 또한, 도 4 (A)부터 명백한 바와 같이, 아르곤 어닐링한 것은, 3㎛ 연마 후의 것도 6㎛ 연마 후의 것도,
TZDB 시험의 결과에 그다지 차이가 없다.
[정전류 TDDB(Time Dependent Dielectric Breakdown)시험]
공개특허 10-2007-0036804
- 9 -
정전류 TDDB 시험도, TZDB 시험 시와 같이, 수소 어닐링의 경우와 같은 조건으로 행했다. 결과를 도 5a 내지 도 7에 나
타낸다.
도 5a 내지 도 5d 및 도 6a 내지 도 6d는, 질소를 전혀 도핑하지 않은 상태(도 5a로부터, 5 ×1013atoms/cm3(도 5b), 1
×1014atoms/cm3(도 5c), 1.13 ×1014atoms/cm3(도 5d), 1.64 ×1014atoms/cm3(도 6a), 5.82 ×1014atoms/cm3(도 6
b), 1.37 ×1O15atoms/cm3(도 6c)와 질소 농도를 높여 간 경우의 정전류 TDDB 시험의 결과를 나타낸 것이다.
이들 도면으로부터 명백한 바와 같이, 질소 농도 1.64 ×1014atoms/cm3(도 6 a)일 때까지는 플롯의 밀집 상태에서 변화는
나타나지 않지만, 질소 농도 5.82 ×1014atoms/cm3(도 6b) 및 1.37 ×1015atoms/cm3(도 6c)일 때에는, 이상적인 소자에
특유의 플롯의 벗어남이, 100초보다 상당히 나중의 부분에도 보이게 된다.
또, 도 6d에는, 질소를 5.82 ×1014atoms/cm3 및 1.37 ×1O15atoms/cm3의 농도로 도핑한 웨이퍼를, 각각 수소 어닐링
및 아르곤 어닐링한 것을 겹쳐 표시한 것을 나타내고 있다. 또, 도 7에는, 도 5a 내지 도 6c의 것을 겹쳐 표시한 것을 나타
내고 있다.
이러한 결과로부터, 질소 도핑 웨이퍼를 아르곤 어닐링한 것에 관해서는, 정전류 TDDB 시험을 행한 결과 상에서 질소 농
도 1.64 ×1014atoms/cm3(도 6a) 내지 5.82 ×1014atoms/cm3(도 6b)의 사이에 상한이 존재하는 것으로 고려되어, 이것
은 수소 어닐링한 것에 대해 정전류 TDDB 시험을 행한 결과 상에서 상한으로 된 4 ×1O14atoms/cm3(도 6d)의 값과 가까
운 부분에 존재한다.
이러한 점에서, 질소 도핑 웨이퍼를 수소 어닐링한 것과 아르곤 어닐링한 것에 관해서는, TZDB 시험의 결과 상에서는 큰
차이가 보이지만, 정전류 TDDB 시험의 결과 상에서는 거의 차이는 보이지 않는다는 것을 알 수 있다.
그리고, 반도체 디바이스용 실리콘 웨이퍼(반도체 디바이스 제조용 실리콘 웨이퍼)로서는, TDDB 시험에 의한 결과도 크
게 고려하지 않으면 안되기 때문에, 수소 어닐링이나 아르곤 어닐링의 대상이 되는 비산화성 열처리용 질소 도핑 웨이퍼로
서는, 모두 정전류 TDDB 시험의 결과에 의해 상한으로 된 4 ×1O14atoms/cm3 이하의 농도로 질소를 포함하는 것이 아니
면 안된다는 것을 알 수 있다.
도 8은 CZ 법에 의해 인상한 경우의 인상 단결정 중의 질소 농도의 변화를 나타낸 도면이다. 이 도 8에서, 횡축은 단결정
잉곳의 재료인 폴리실리콘 소재의 투입량 전체를 1로 한 경우의 고화율을 나타내고, 종축은 질소 농도를 나타낸다. 도면
중, (a)는 초기 농도가 2 ×1014인 경우의 곡선을, (b)는 초기 농도가 1 ×1014인 경우의 곡선을, (c)는 초기 농도가 5
×1013인 경우의 곡선을 나타내고 있다.
이 도 8로부터 명백한 바와 같이, 질소의 편석 현상에 따라, 인상된 실리콘 잉곳의 테일 측(그래프 상에 대응하는 실리콘
잉곳의 형상이 도시되어 있음)이 질소 농도가 높아져 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 질소가 도핑된 실리콘 웨이퍼에 있어서, 제품으로서 우수한 웨이퍼 특성을 나타
내는 것을 제공할 수 있다.
도면의 간단한 설명
도 1은 첨가 질소 농도와 수소 어닐링 후의 산화막 내압 양품률과의 관계를 나타내는 그래프를 도시한 도면이다.
도 2는 첨가 질소 농도와 수소 어닐링 후 표층 3㎛을 연마 제거했을 때의 산화막 내압 양품률과의 관계를 나타내는 그래프
를 도시한 도면이다.
도 3은 수소 열처리후의 실리콘 웨이퍼의 정전류 TDDB 시험의 측정 결과를 도시한 도면이다. 여기에서, 도 3 (A)는, 질소
도핑이 이루어지지 않은 정상적인 소자의 정전류 TDDB 시험의 측정 결과를 도시한 도면이며, 도 3 (B)는, 고농도로 질소
도핑이 행해짐에 따라 이상이 나타나게 된 소자의 정전류 TDDB 시험의 측정 결과를 도시한 도면이다.
공개특허 10-2007-0036804
- 10 -
도 4는, 아르곤 어닐링한 질소 도핑 웨이퍼의 TZDB 시험에 의한 게이트 산화막 내압(GOI)의 측정 결과를 도시한 도면이
다. 이 도 4에 있어서, 도 4 (A)는 연마하지 않은 경우와, 3㎛ 연마 후의 경우와, 6㎛ 연마 후의 경우를 각각 겹쳐 표시한 도
면이고, 도 4 (B)는, 수소 어닐링을 행한 3㎛ 연마 후의 경우를 도시한 도 2와의 차이를 알기 쉽게 하기 위하여, 특히 3㎛
연마 후의 경우의 데이터만을 실은 것이다.
도 5a 내지 도 5d는, 아르곤 어닐링한 질소 도핑 웨이퍼의 정전류 TDDB 시험의 결과를 나타낸 도면이다. 특히 도 5a 내지
도 5d는, 질소를 전혀 도핑하지 않은 상태(도 5a로부터, 5 ×1013atoms/cm3(도 5b), 1 ×1014atoms/cm3(도 5c), 1.13
×1O14atoms/cm3(도 5d)와 질소 농도를 높여 간 경우의 정전류 TDDB 시험의 결과를 나타낸 도면이다.
도 6a 내지 도 6d는, 아르곤 어닐링한 질소 도핑 웨이퍼의 정전류 TDDB 시험의 결과를 나타낸 도면이다. 특히 도 6a 내지
도 6c는, 1.64 ×1014atoms/cm3(도 6a), 5.82 ×1014atoms/cm3(도 6b), 1.37 ×1O15atoms/cm3(도 6c)와 질소 농도를
높여 간 경우의 정전류 TDDB 시험의 결과를 나타낸 도면이다. 도 6d는, 질소를 5.82 ×1014atcms/cm3 및 1.37
×1015atoms/cm3의 농도로 도핑한 웨이퍼를, 각각 수소 어닐링 및 아르곤 어닐링한 것을 겹쳐 표시한 것을 나타낸 도면이
다.
도 7은, 도 5a 내지 도 6c의 것을 겹쳐 표시한 도면이다.
도 8은, CZ 법에 의해 인상한 경우의 인상 단결정중의 질소 농도의 변화를 나타낸 도면이다.
도면
도면1
공개특허 10-2007-0036804
- 11 -
도면2
공개특허 10-2007-0036804
- 12 -
도면3
공개특허 10-2007-0036804
- 13 -
도면4
공개특허 10-2007-0036804
- 14 -
도면5a
도면5b
도면5c
공개특허 10-2007-0036804
- 15 -
도면5d
도면6a
공개특허 10-2007-0036804
- 16 -
도면6b
도면6c
공개특허 10-2007-0036804
- 17 -
도면6d
도면7
공개특허 10-2007-0036804
- 18 -
도면8
공개특허 10-2007-0036804
- 19 -