칩카드및칩카드제조방법

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)
(51)Int. Cl.6
G06K 19/077
(11) 공개번호 특1999-0087643
(43) 공개일자 1999년12월27일
(21) 출원번호 10-1998-0707096
(22) 출원일자 1998년09월09일
번역문제출일자 1998년09월09일
(86) 국제출원번호 PCT/DE1997/00409 (87) 국제공개번호 WO 1997/34255
(86) 국제출원출원일자 1997년03월04일 (87) 국제공개일자 1997년09월18일
(81) 지정국 EA 유라시아특허 : 러시아
EP 유럽특허 : 오스트리아 벨기에 스위스 독일 덴마크 스페인 핀랜드
프랑스 영국 그리스 이탈리아 룩셈부르크 모나코 네덜란드 포르투칼
국내특허 : 아일랜드 브라질 중국 일본 대한민국 멕시코 우크라이나
(30) 우선권주장 196 09 636.7 1996년03월12일 독일(DE)
(71) 출원인 지멘스 악티엔게젤샤프트 칼 하인쯔 호르닝어
독일 뮌헨 80333 비델스파허프라쯔 2
(72) 발명자 프리스, 만프레트
독일 데-94336 훈더도르프 크벨렌베크 21
장크체크, 티스
독일 데-93055 레겐스부르크 아돌프-슈멧처-슈트라쎄 16
(74) 대리인 남상선
심사청구 : 없음
(54) 칩 카드 및 칩 카드 제조 방법
요약
본 발명은 전기 신호를 단자에 비접촉 전송하기 위한 칩 카드(1)에 관한 것으로, 상기 칩 카드는 전도체
트랙(3) 및 접촉 접속부(4)를 가지는 커플링 엘리먼트(2), 및 상기 커플링 엘리먼트(2)에 할당된 전자 회
로를 가지는 반도체 칩(3)이 집적 방식으로 구성된 카드 몸체를 가지며, 상기 반도체 칩(5)은 그것의 표
면상에 전자 회로의 전기 접속을 위한 접촉 엘리먼트(6) 및 커플링 엘리먼트(2)의 접촉 접속부(4)가 제공
된다. 캐리어(7)는 전기 절연 재료로 만들어지고, 적어도 몇몇의 전도체 트랙(3) 및 커플링 엘리먼트
(2)의 접촉 접속부(4)를 지지하고, 커플링 엘리먼트(2)의 접촉 접속부(4) 지역에 반도체 칩(5)을 수용하
기 위한 구멍이 제공된다.
대표도
도1
명세서
기술분야
본 발명은 전기 신호를 단자에 비접촉 전송하기 위한 칩 카드에 관한 것이고, 상기 칩 카드는 전도체 트
랙 및 접촉 접속부를 가지는 커플링 엘리먼트와, 상기 커플링 엘리먼트에 할당된 전자 회로를 가지는 반
도체 칩이 집적 방식으로 구성된 카드 몸체를 가지며, 상기 반도체 칩은 그것의 표면상에 전자 회로의 전
기 접속부용 접촉 엘리먼트 및 커플링 엘리먼트의 접촉 접속부가 제공된다.
배경기술
일반적으로 수표 카드 포맷으로 구성된 칩 카드의 가능한 응용은 높은 가요적인 기능 때문에 매우 널리
쓰이고 증가하는 컴퓨터 전력 및 이용할 수 있는 집적 회로의 메모리 용량으로 더 증가한다. 건강 보험
카드, 근무 시간 자유 선택제 등록 카드, 전화 카드 형태의 현재 상기 칩 카드의 응용 분야외에, 미래에
는 보호된 데이터 메모리 등에서 컴퓨터에 의한 액세스 제어로 전자 지불 거래의 특정 응용에 사용될 것
이다. 단자 또는 판독기에 대한 커플링 형태와 관련하여, 접촉 칩 카드 및 소위 비접촉 칩 카드 사이의
특징이 도시된다. 접촉 칩 카드의 경우에, 접촉은 ISO 표준에 따라 일반적으로 표준화된 접촉 엘리먼트
를 가지는 금속 접촉 필드에 의해 이루어진다. 비록 접촉 칩 카드의 신뢰도가 제조자의 증가된 생산 경
험으로 인해 예전보다 연속적으로 개선되어, 그 결과 예를들어 일년 수명을 가지는 전화 카드의 결함 비
율이 현재 수천개당 하나 이하일지라도, 접촉은 전자기계적 시스템에서 가장 빈번한 결함 원인중 하나이
다. 예를들어 접촉부의 오염 또는 마손에 의해 불량이 발생된다. 차량의 경우, 진동은 단시간 접촉 중
6-1
1019980707096
단을 유도할 수 있다. 칩 카드의 표면상 접촉이 집적 회로의 입력에 직접적으로 접속되어야 하기
때문에, 정전기 방전이 카드 내부 집적 회로를 약하게 하거나 심지어 파괴할 수 있는 위험이 있다. 이들
기술적 문제는 비접촉 칩 카드에 의해 극복된다. 이들 기술적 장점외에, 비접촉 칩 카드는 카드 발행자
및 카드 사용자에 대해 흥미있는 새로운 일련의 응용 가능성을 제공한다. 예를들어 비접촉 칩 카드는 반
드시 카드 판독기에 삽입될 필요가 없고, 오히려 일미터까지의 거리에서 기능하는 시스템이 있다. 넓은
응용 분야중 하나는 가능한한 많은 사람이 가능한한 짧은 시간에 등록되어야 하는 공용 로컬 퍼스널 전송
이다. 추가의 장점외에, 비접촉 칩 카드는 기술적 엘리먼트가 카드 표면상에서 볼 수 없는 장점을 제공
하여, 카드 표면의 가시적 구조는 자기 스트립 또는 접촉 영역에 의해 제한되지 않는다. 현재 우선적으
로 이용할 수 있는 비접촉 칩 카드의 단점은 카드에 집적되어야 하는 전송 코일 또는 캐패시터 플레이트
같은 추가의 구성요소에 있다. 이것은 현재까지 비접촉 칩 카드의 제조가 비교 대상인 접촉 카드보다 명
백하게 비싸다는 사실을 유발한다. 게다가, 전기 신호를 단자에 비접촉 전송하기 위한 비접촉 칩에 필요
한 전자장치는 보다 복잡하다. 대체로 상기 비접촉 칩에 적당한 회로는 마이크로파, 광학 신호, 용량성
또는 유도성 커플링에 의해 신호를 전송할 수 있어야 하고, 상기 용량성 및 유도성 커플링은 칩 카드의
편평한 구조 모양 때문에 가장 적당하다. 현재, 대부분의 비접촉 카드의 경우, 전송은 유도 방식으로 실
행되고, 상기 방식으로 데이터 및 전력 전송이 실현된다. 그래서, 하나 이상의 유도 코일이 커플링 엘리
먼트로서 카드 몸체에 집적 방식으로 구성된다. 전기 신호의 전송은 느슨하게 결합된 트랜스포머의 원리
에 따라 수행되고, 캐리어 주파수는 예를들어 100 및 300 ㎑ 사이의 범위 또는 몇 ㎒이고, 특히 산업용
주파수는 13.56㎒이다. 이런 목적을 위하여, 유도 코일은 10 mm2의 크기 정도의 반도체 칩 베이스 영역보
다 매우 큰 통상적으로 약 30 내지 40cm2의 코일 영역을 가질것이 필요하고, 상기 유도 코일은 반도체 칩
상에 배치된 회로에 의해 적당한 방식으로 접촉되어야 한다. 여기서, 반도체 구성요소는 사전제작된 모
듈 또는 직접적으로 칩 형태로 에칭된 코일위에 어셈블리된다. 일반적으로 몇 개의 턴만을 가지며 편평
한 구조인 유도 코일과 함께, 현재 별개의 어셈블리로서 존재하는 칩 모듈은 칩 카드를 완성하기 위하여
카드 몸체에 적층되고, 스탬핑 방법으로 적당히 제공된 중간 포일은 적층동안 체적을 균일하게 하기 위하
여 인레이(inlay) 포일로서 장착된다.
발명의 상세한 설명
본 발명의 목적은 반도체 칩을 가지는 커플링 엘리먼트의 어셈블리를 보다 간단하게 하고, 동시에 비접촉
칩 카드의 높은 신뢰성 및 긴 수명을 보장하는 비접촉 칩 카드 이용 및 제조 방법을 제공하는 것이다.
상기 목적은 청구범위 제 1 항에 따른 칩 카드 및 청구범위 제 12 항에 따른 제조 방법에 의해 달성된다.
본 발명에 따라, 캐리어는 전기적으로 절연 재료로 만들어지고, 커플링 엘리먼트의 전도체 트랙 및 접촉
접속부의 적어도 몇몇을 지지하고, 커플링 엘리먼트의 접촉 접속부 지역에 반도체 칩을 수용하기 위한 구
멍이 제공된다.
본 발명에 따른 비접촉 칩 카드 제조 방법은 다음 단계로 구성된다.
-전기적으로 절연 재료의 캐리어상에 커플링 엘리먼트의 적어도 몇몇의 전도체 트랙 및 접촉 접속부를 구
조화 또는 배치 단계,
-커플링 엘리먼트의 접촉 접속부 지역에 캐리어의 구멍을 만드는 단계,
-반도체 칩의 접촉 엘리먼트가 접촉 접속부와 마주하도록 캐리어의 구멍에 반도체 칩을 삽입하는 단계,
및
-커플링 엘리먼트의 접촉 접속부에 반도체 칩의 접촉 엘리먼트를 접속하는 단계.
본 발명은 이미 공지된 비접촉 칩 카드에 이상의 일련의 장점을 가진다. 한편, 작은 조절 효과를 제공하
여, 커플링 엘리먼트의 전도체 트랙 및 접촉 접속부가 캐리어상에 지지되기 때문에, 커플링 엘리먼트는
반도체 칩에 보다 단순하게 어셈블리될 수 있다. 게다가, 캐리어의 구멍에 반도체 칩을 수용함으로써,
반도체 칩 및 커플링 엘리먼트를 포함하는 칩 카드 모듈은 최소의 전체 높이를 이용하여 만들어질 수 있
다. 커플링 엘리먼트에 모듈 또는 직접적으로 칩 같은 형태로 반도체 어셈블리를 어셈블리한 다음, 칩
카드의 다른 구조화동안 기계적 손상 및 마손에 영향을 받기 때문에, 칩 카드의 추후 적층 처리 동안 체
적을 균등하게 하기 위한 스탬핑(stamping) 방식으로 제공된 중간 포일의 사용을 요구하는 높이가 존재하
는 이미 공지된 장치와 비교하여, 본 발명에 따른 장치의 경우 지지된 캐리어상의 전도체 트랙이 매우 얇
아, 칩 카드의 카드 몸체 추가 형성이 체적 균등화 중간 포일 및 중간 적층부의 사용없이 수행되기 때문
에, 임의의 경우에도 필수적으로 무시할 수 있는 높이가 존재한다.
본 발명의 바람직한 실시예의 경우, 커플링 엘리먼트와 마주하는 반도체 칩의 표면상 및 반도체 칩의 접
속 엘리먼트 사이 지역에 전기적으로 절연 재료의 절연 층이 제공되고, 커플링 엘리먼트의 적어도 몇몇의
전도체 트랙은 반도체 칩의 절연층상에 지지되거나 자유롭게 인도되도록 만들어진다. 이런 방식으로, 반
도체 칩상에 일반적으로 임의의 방식으로 존재하고 예를들어 폴리이미드 재료로 만들어진 절연층은 커플
링 엘리먼트의 전도체 트랙의 전기 절연을 위하여 사용되고, 일반적으로 스트립 모양 구조이고 기계적 스
트레스에 매우 민감한 전도체 트랙은 적어도 부분적으로 반도체 칩의 절연층상에 지지된다. 여기서, 커
플링 엘리먼트와 마주하는 반도체 칩의 표면, 및 커플링 엘리먼트와 마주하는 캐리어 표면은 적어도 대략
적으로 서로 동일 평면상에 정렬된다. 게다가, 반도체 칩의 전체 두께와 같도록 캐리어 두께 및/또는 반
도체 칩을 수용하는 구멍 깊이가 제공된다. 기계적 안전성 및 처리 안전성을 증가시키기 위하여, 비교적
두꺼운 캐리어 재료가 사용되고 상기 두께는 반도체 칩 자체가 보다 얇아질 필요가 없고 카드 칩의 파손
에 대한 민감성이 감소되도록, 반도체 칩 두께와 같은 약 500 ㎛의 두께를 가진다. 반도체 칩을 수용하
는 구멍은 바람직하게 화학 에칭 또는 열적 분해에 의해 만들어질 수 있는 캐리어의 전체 두께에 걸쳐 연
장하는 구멍을 나타낸다.
본 발명의 특히 바람직한 실시예에서, 반도체 칩의 전자 회로에 할당된 커플링 엘리먼트는 단지 몇번의
턴만을 가지는 평면으로 구성된 하나 이상의 나선형 유도 코일을 가지며, 반도체 칩의 외부 크기보다 실
6-2
1019980707096
질적으로 큰 코일 둘레 또는 코일 직경을 가진다. 약 10mm2의 통상적인 반도체 칩의 베이스 영역을 제공
하여, 사용된 유도 코일의 베이스 영역은 약 30 내지 약 40 cm2 범위에 있다. 여기서, 유도 코일은 무선
주파수 범위에서 높은 코일 Q 값, 통상적으로 C = 8pF 및 L = 4.2μH에서 Q>24를 가진다. 이런 경우, 커
플링 엘리먼트의 전기적 능동 영역은 최대 카드 영역이 유도 코일의 크기에 관련하여 사용될 수 있도록,
바람직하게 칩 카드의 총 영역과 대략적으로 일치한다. 유도 코일 턴의 완전한 기계적 지지를 위하여,
캐리어는 유도 코일에 대응하는, 즉 다시 말하면 최대 가능한 카드 영역에 대응하는 외부 둘레를 가진다.
커플링 엘리먼트를 지지하기 위한 캐리어는 가요성 재료 예를들어 폴리이미드같은 높은 온도에서 안정한
플라스틱 재료로 만들어진다. 게다가, 폴리에틸렌 또는 폴리비닐 클로라이드(PVC)는 캐리어의 재료로서
사용될 수 있다. 게다가, 반도체 칩 및 커플링 엘리먼트의 조절을 간략화하기 위하여, 캐리어는 예를들
어 이중 이미지 카메라로 광학 액세스를 할수있도록 ABS 또는 PC/PBT의 투명 또는 적어도 반투명 플라스
틱 재료로 제조될 수 있다.
본 발명의 다른 바람직한 실시예에서, 커플링 엘리먼트의 전도체 트랙이 에칭 처리에 의해 만들어진 유도
코일의 턴을 구성한다. 공지된 포토리소그래픽 처리를 사용하여, 커플링 엘리먼트의 전도체 트랙 및 접
촉 접속부는 화학 에칭 처리에 의해 구리로 만들어진 코일 포일상에 프린팅된다. 스트립 모양의 구조인
유도 코일의 전도체 트랙 턴은 서로 나란하고 구리로 만들어진 코일 포일상에서 교차없이 놓이도록 배열
되고, 유도 코일의 접촉 접속부는 턴의 단부상에 구성된다.
반도체 칩을 수용하기 위한 구멍은 바람직하게 칩 카드의 에지 지역에 배열되고, 여기서 최하의 밴딩 스
트레스가 발생하고 기계화될 최대 카드 내부 표면은 이용할 수 있다.
반도체 칩의 기계적 보호를 증가시키기 위하여, 크기가 안정한 방식(예를들어 소위 Glob Top)으로 경화하
는 적당한 밀도의 보호 링 또는 화합물이 캐리어상에 제공될 수 있다.
본 발명의 바람직한 실시예에서 칩 카드의 제조 동안, 반도체 칩을 수용하기 위한 캐리어의 구멍은 캐리
어 및 커플링 엘리먼트의 완성후 만들어질 수 있다. 구리 적층 유도 코일을 캐리어에 적용한 다음, 포토
레지스트 층은 전체 표면상에 걸쳐 커플링 엘리먼트로부터 떨어져 간격진 캐리어의 표면에 제공되고, 상
기 층은 만들어질 구멍의 포인트에서 에칭 마스크를 구성하기 위하여 구조화된다. 구멍을 형성하기 위하
여 캐리어의 화학 에칭 다음, 반도체 칩은 구멍에 삽입되고 반도체 칩의 접촉 엘리먼트 및 커플링 엘리먼
트의 접촉 접속부 사이의 전기 접촉은 이루어진다. 여기서, 캐리어 구멍을 생성하기 위한 에칭 수단에
대한 보호로서, 커플링 엘리먼트가 아래측상, 즉 캐리어와 마주하는 측면에 제공될 수 있고, 래커
(latcher)가 에칭 물질에 대해 저항한다. 선택적으로, 구멍은 캐리어 재료를 화학적으로 용해하거나 캐
리어 재료의 열적 분해에 의해 캐리어에 커플링 엘리먼트를 장착한 다음 제조될 수 있다.
본 발명에 따른 다른 바람직한 실시예에서, 캐리어 및 커플링 엘리먼트의 어셈블리전에 만들어지고, 기계
적, 화학적 또는 열적으로 제거될 수 있는 밀봉 재료로 일시적으로 밀봉될 반도체 칩을 수용하기 위하여
캐리어에 구멍이 만들어진다. 여기서, 캐리어의 구멍은 화학 또는 열적 방법에 의한 스탬핑 또는 다른
방법에 의해 미리 만들어진다. 이후 및 커플링 코일의 장착전에, 구멍은 기계적으로 안정하지만 제거하
기 쉬운 재료, 예를들어 중합체같은 플라스틱 재료를 사용하여 다음 단계에서 밀봉된다. 구리 적층 코일
포일의 구조화 에칭에 의해 커플링 엘리먼트의 장착 및 상기 커플링 엘리먼트의 전도체 트랙 및 접촉 접
속부의 제조 다음, 밀봉체가 기계적, 화학적 또는 열적 방식으로 제거되고, 반도체 칩은 설치된다. 밀봉
재료는 유도 코일의 적층 및 에칭 다음 열적 용융에 의해 간단한 방식으로 제거될 수 있는 적당한 왁스
재료로 구성되고, 반도체 칩은 캐리어의 자유 구멍에 삽입되고 커플링 엘리먼트는 설치된다.
본 발명의 다른 특징, 장점 및 수단은 다음 예시적인 다음 상세한 설명, 도면에 나타난다.
도면의 간단한 설명
도 1은 본 발명의 일실시예에 따른 반도체 칩, 커플링 엘리먼트 및 캐리어를 포함하는 칩 카드에 삽입될
칩 모듈의 개략적인 단면도.
도 2는 도 1에 따른 구성요소의 개략적인 부분 평면도.
실시예
도 1 및 도 2에 도시된 본 발명의 실시예는 전기 신호를 단자(보다 상세히 도시되지 않음)에 비접촉 전송
하기 위한 칩 카드(1), 즉 소위 비접촉 칩 카드에 관한 것이고, 상기 칩 카드는 스트립형 구조이고, 서로
나란이 배치되며 나선형 모양이며, 코일 턴을 나타내는 전도체 트랙(3) 및 각 턴의 단부에 구성되고 전도
체 트랙(3)의 폭에 비해 분명히 증가된 크기를 가지는 접촉 접속부(4)를 가지는 커플링 엘리먼트로서 유
도 코일(2)을 가진다. 보다 간략화를 위하여, 전도체 트랙 부분만이 도 1 및 도 2에 보다 상세히 도시된
다; 실질적으로 유도 코일(2)은 칩(1) 카드의 최대 카드 영역을 사용하여, 칩 카드의 외부 크기에 대략적
으로 대응하는 매우 큰 외부 크기를 가진다. 유도 코일(2)은 구리 적층 코일 캐리어 포일을 스탬핑 또는
에칭함으로써 개별적인 구성요소로서 제조될 수 있다. 이미 공지된 방식으로, 구리 적층 코일 캐리어 포
일(도면에서 보다 상세히 도시되지 않음)은 예를들어 포토레지스트 재료로 만들어진 전도체 트랙(3) 및
접촉 접속부(4)의 구조에 대응하는 에칭 마스크로 커버되고 적당한 화학 에칭 수단을 사용하여 처리된다.
구리로 구성된 유도 코일(2)은 동작 모드가 종래 기술과 유사하여 도면에 보다 상세히 도시되지 않는 집
적 방식으로 반도체 칩(5)에 수용되는 전자 회로를 가지는 전기 접촉부이다. 반도체 칩(5)은 그것의 표
면상에 유도 코일(2)의 접촉 접속부(4)와 전기적 및 기계적으로 접속되는 전기적 전도 접촉 엘리먼트(6)
(소위 칩 패드)가 제공된다. 유도 코일(2), 특히 상기 유도 코일(2)중 기계적으로 극히 민감한 전도체
트랙(3)의 기계적 지지를 위하여, 원피스의 캐리어(7)는 폴리이미드 재료로 구성되고 반도체 칩(5)을 수
용하기 위한 구멍(8)을 구비한다. 구멍(8)의 크기는 실질적으로 반도체 칩(5)의 크기와 대응하여, 추후
에 구멍에 완전히 수용될수있다. 어셈블리 허용오차를 고려하여, 구멍의 폭은 반도체 칩(5)의 폭보다 약
간 크게 만들어져서, 작은 나머지 캐비티(9)는 반도체 칩의 측면 지역에 남아있지만, 상기 캐비티가 방해
6-3
1019980707096
를 하지 않는다. 캐리어(7)의 두께(d)는 접촉 엘리먼트(6)의 두께와 함께 반도체 칩(5)의 전체 두께와
정확하게 대응하여, 커플링 엘리먼트와 마주하는 반도체 칩의 표면과 커플링 엘리먼트와 마주하는 캐리어
(7)의 표면은 서로 동일 평면상에 정렬된다. 일반적으로 유용한 칩 두께인 경우, 캐리어의 두께는 약
400 내지 약 500㎛이므로, 반도체 칩의 두께에서 수행될 추가의 감소는 불필요하게 된다. 캐리어의 외부
둘레는 유도 코일(2)의 외부 둘레 및 칩 카드 그 자체 크기에 거의 일치하여, 유도 코일(2)은 캐리어(7)
상에 완전히 지지된다. 접촉 엘리먼트(6) 사이 및 분리 가능하게 제조된 반도체 칩상에 예를들어 폴리이
미드인 전기 절연 재료의 얇은 절연층(10)이 일반적으로 배열되고, 본 발명에 따라 상기 절연층은 반도체
칩(5)상에서 연장하는 유도 코일(2)의 전도체 트랙 부분에 대한 전기적 절연 지지층으로서 사용된다. 그
래서 반도체 칩(5)은 구멍(8)에서 동일 평면상에 놓이고, 상기 평면상에서 유도 코일의 전도체 트랙이 인
도된다. 유도 코일(2)은 예를들어 비교적 넓은 접촉 엘리먼트(6) 또는 접촉 패드에서 열적 압착 또는 소
위 플립 칩 어셈블리같은 공지된 직접적인 접속 기술을 사용하여 반도체 칩(5)에 접촉 및 고정된다. 반
도체 칩(5), 캐리어(7) 및 유도 코일(2)을 포함하는 본 발명에 따른 칩 모듈의 전체 장치는 이미 공지된
장치와 비교하여 실질적으로 편평한 표면을 가지며, 그러므로 추가의 중간 포일 등을 사용하지 않고 추가
의 카드를 제조하는 동안 카드 몸체의 다른 구성요소가 적층부에 제공될 수 있다. 캐리어(7) 또는 반도
체 칩(5)의 전체 두께와 비교하여, 도 1의 확대 방식으로 표시된 전도체 트랙(3) 또는 접촉 접속부(4)의
두께는 무시될 수 있다.
(57) 청구의 범위
청구항 1
전도체 트랙(3) 및 접촉 접속부(4)를 가지는 커플링 엘리먼트(2), 및 상기 커플링 엘리먼트에 할당된 전
자 회로를 가지는 반도체 칩(5)이 집적 방식으로 구성되는 카드 몸체를 가지며, 상기 반도체 칩(5)은 그
것의 표면상에 전자 회로의 전기 접속용 접촉 엘리먼트(6) 및 커플링 엘리먼트(2)의 접촉 접속부(4)가 제
공되는, 전기 신호를 단자에 비접촉 전송하기 위한 칩 카드에 있어서,
캐리어(7)는 전기 절연 재료로 만들어지고, 커플링 엘리먼트(2)의 전도체 트랙(3) 및 접촉 접속부(4)의
적어도 몇몇을 지지하고, 커플링 엘리먼트(2)의 접촉 접속부(4)의 지역에 반도체 칩(5)을 수용하기 위한
구멍(8)이 제공되는 것을 특징으로 하는 칩 카드.
청구항 2
제 1 항에 있어서, 상기 커플링 엘리먼트(2)와 마주하는 반도체 칩(5)의 표면상 및 반도체 칩(5)의 접속
엘리먼트 사이 지역에 전기 절연 재료의 절연층(10)이 제공되고, 커플링 엘리먼트(2)의 적어도 몇몇 전도
트랙(3)은 반도체 칩(5)의 절연층(10) 상에 지지되거나 자유롭게 인도되는 것을 특징으로 하는 칩 카드.
청구항 3
제 1 항 또는 제 2 항에 있어서, 상기 커플링 엘리먼트(2)와 마주하는 반도체 칩(5)의 표면, 및 커플링
엘리먼트(2)와 마주하는 캐리어(7)의 표면은 서로 적어도 동일 평면상에 배열되는 것을 특징으로 하는 칩
카드.
청구항 4
제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 캐리어(7)의 두께(d) 및/또는 반도체 칩(5)을 수용하
는 구멍(8)의 깊이는 반도체 칩(5)의 전체 두께와 일치하는 것을 특징으로 하는 칩 카드.
청구항 5
제 1 항 내지 제 4 항중 어느 한 항에 있어서, 상기 반도체 칩(5)의 전자 회로에 할당된 커플링 엘리먼트
(2)는 반도체 칩(5)의 외부 둘레보다 큰 코일 둘레를 가지는 적어도 하나의 유도 코일(2)을 가지며, 캐리
어(7)의 외부 둘레는 코일의 둘레와 반드시 일치하도록 설계되는 것을 특징으로 하는 칩 카드.
청구항 6
제 1 항 내지 제 5 항중 어느 한 항에 있어서, 상기 커플링 엘리먼트(2)의 전도체 트랙(3)은 에칭 처리에
의해 만들어진 유도 코일(2) 턴으로 구성되는 것을 특징으로 하는 칩 카드.
청구항 7
제 1 항 내지 제 6 항중 어느 한 항에 있어서, 상기 커플링 엘리먼트(2)를 지지하는 전기 절연 재료의 캐
리어(7)는 편평한 표면을 가진 포일을 구성하는 것을 특징으로 하는 칩 카드.
청구항 8
제 1 항 내지 제 7 항중 어느 한 항에 있어서, 상기 캐리어(7)의 재료는 폴리이미드 재료같은 온도에 안
정하고, 가요적인 플라스틱 재료를 가지는 것을 특징으로 하는 칩 카드.
청구항 9
제 1 항 내지 제 8 항에 있어서, 상기 커플링 엘리먼트(2)의 전기 능동 지역은 칩 카드(1)의 총 영역과
적어도 대략적으로 일치하는 것을 특징으로 하는 칩 카드.
청구항 10
제 1 항 내지 제 9 항중 어느 한 항에 잇어서, 상기 반도체 칩(5)을 수용하기 위한 구멍은 칩 카드(1)의
에지 지역에 배열되는 것을 특징으로 하는 칩 카드.
6-4
1019980707096
청구항 11
제 5 항 내지 제 10 항중 어느 한 항에 있어서, 스트립형 구조인 유도 코일(2)의 전도체 트랙(3) 턴은 서
로 나란히 놓이고 캐리어(7)상에서 교차하지 않도록 배열되고, 접촉 접속부(4)는 유도 코일(2)의 턴 단부
에 구성되는 것을 특징으로 하는 칩 카드.
청구항 12
전도체 트랙(3) 및 접촉 접속부(4)를 가지는 커플링 엘리먼트(2), 및 상기 커플링 엘리먼트(2)에 할당된
전자 회로를 가지는 반도체 칩(5)이 집적 방식으로 구성된 카드 몸체를 가지며, 상기 반도체 칩(5)은 그
것의 표면상에 전자 회로의 전기 접속용 접촉 엘리먼트(6) 및 커플링 엘리먼트(2)의 접촉 접속부(4)가 제
공되는, 전기 신호를 단자에 비접촉 전송하기 위한 칩 카드(1)를 제조하는 방법에 있어서,
전기 절연 재료의 캐리어(7)상에 커플링 엘리먼트(2)의 상기 전도체 트랙(3) 및 접촉 접속부(4)중 몇몇을
구조화 또는 배치하는 단계;
커플링 엘리먼트(2)의 접촉 접속부(4)의 지역에 캐리어(7)의 구멍을 만드는 단계;
반도체 칩(5)의 접촉 엘리먼트(6)가 접촉 접속부(4)와 마주하도록 캐리어(7)의 구멍에 반도체 칩(5)을 삽
입하는 단계; 및
커플링 엘리먼트(2)의 접촉 접속부(4)에 반도체 칩(5)의 접촉 엘리먼트(6)를 접속하는 단계를 포함하는
것을 특징으로 하는 제조 방법.
청구항 13
제 12 항에 있어서, 상기 반도체 칩(5)을 수용하기 위한 캐리어(7)의 구멍(8)은 화학 에칭 단계에 의해
만들어지는 것을 특징으로 하는 제조 방법.
청구항 14
제 12 항 또는 제 13 항에 있어서, 상기 반도체 칩(5)을 수용하기 위한 캐리어(7)의 구멍은 캐리어(7) 및
커플링 엘리먼트(2)의 어셈블리 완성후 만들어지는 것을 특징으로 하는 제조 방법.
청구항 15
제 12 항 또는 제 13 항에 있어서, 상기 반도체 칩(5)을 수용하기 위한 캐리어(7)의 구멍은 캐리어(7) 및
커플링 엘리먼트(2)의 어셈블리전에 만들어지고, 일시적으로 기계적, 화학적 또는 열적으로 제거될 수 있
는 밀봉 재료로 밀봉되는 것을 특징으로 하는 제조 방법.
청구항 16
제 12 항 내지 제 15 항중 어느 한 항에 있어서, 상기 커플링 엘리먼트(2)의 접촉 접속부(4)는 직접 접속
기술을 사용하여 반도체 칩(5)의 접속 엘리먼트와 접촉 및 고정되는 것을 특징으로 하는 제조 방법.
청구항 17
제 12 항 내지 제 16 항중 어느 한 항에 있어서, 상기 커플링 엘리먼트(2)와 마주하는 반도체 칩(5)의 표
면상, 및 상기 반도체 칩(5)의 접속 엘리먼트 사이 지역에 전기적 절연 재료의 절연층(10)이 제공되고,
커플링 엘리먼트(2)중 적어도 몇몇의 전도체 트랙(3)은 반도체 칩(5)의 절연층상에 지지되거나 자유롭게
인도되는 것을 특징으로 하는 제조 방법.
청구항 18
제 12 항 내지 제 17 항중 어느 한 항에 있어서, 상기 커플링 엘리먼트(2)와 마주하는 반도체 칩(5)의 표
면, 및 커플링 엘리먼트(2)와 마주하는 캐리어(7)의 표면은 서로 적어도 동일 평면상에 정렬되는 것을 특
징으로 하는 제조 방법.
청구항 19
제 12 항 내지 제 18 항중 어느 한 항에 있어서, 상기 반도체 칩(5)을 수용하기 위한 구멍(8)은 칩 카드
(1)의 에지 지역에 배열되는 것을 특징으로 하는 제조 방법.
도면
6-5
1019980707096
도면1
도면2
6-6
1019980707096