복소 투자율 특성을 나타내는 자기 손실 재료를 이용한고주파 전류 억제체(HIGH-FREQUENCY CURRENT SUPPRESSION BODY USING MAGNETICLOSS MATERIAL EXHIBITING OUTSTANDING COMPLEXPERMEABILITY CHARACTERISTICS)

카테고리 없음

복소 투자율 특성을 나타내는 자기 손실 재료를 이용한고주파 전류 억제체(HIGH-FREQUENCY CURRENT SUPPRESSION BODY USING MAGNETICLOSS MATERIAL EXHIBITING OUTSTANDING COMPLEXPERMEABILITY CHARACTERISTICS)

갈때까지가는거야 2018. 2. 20. 23:54

(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)
(45) 공고일자 2007년11월02일
(11) 등록번호 10-0773197
(24) 등록일자 2007년10월29일
(51) Int. Cl.

H01F 10/00 (2006.01)
(21) 출원번호 10-2001-0020396
(22) 출원일자 2001년04월17일
심사청구일자 2006년04월12일
(65) 공개번호 10-2001-0098654
공개일자 2001년11월08일
(30) 우선권주장
2000-114667 2000년04월17일 일본(JP)
(56) 선행기술조사문헌
WO 00/19792 A1
EP 0877394 A1
(73) 특허권자
엔이씨 도낀 가부시끼가이샤
일본 미야기껭 센다이시 다이하꾸꾸 고리야마 6쪼
메 7-1
(72) 발명자
와타나베,신야
일본미야기껭센다이시다이하꾸꾸고리야마6쪼메7-
1도낀가부시끼가이샤(내)
카메이,코지
일본미야기껭센다이시다이하꾸꾸고리야마6쪼메7-
1도낀가부시끼가이샤(내)
아와쿠라,요시오
일본미야기껭센다이시다이하꾸꾸고리야마6쪼메7-
1도낀가부시끼가이샤(내)
(74) 대리인
남상선
전체 청구항 수 : 총 20 항 심사관 : 이학왕
(54) 복소 투자율 특성을 나타내는 자기 손실 재료를 이용한고주파 전류 억제체
(57) 요 약
반도체 집적 회로 소자와 같은 고밀도 집적 전자 마이크로회로에서 발생된 고주파 전송 잡음을 제거하는데 극히
효과적이며 현저한 고주파 자기 손실 특성을 나타내는 자기 손실 재료와, 그 제조 방법 및 자기 손실 재료가 사
용되는 고주파 전류 억제체를 제공하기 위하여, 본 발명은 자성 박막(19)의 적어도 하나의 표면 상에 접착층 또
는 감압 접착층(23)으로 구성된 시트 형상을 가지는 고주파 전류 억제체에 관한 것이다. 이 자성 박막은 M-X-Y
조성을 가지는 자기 손실 재료로 구성되며, M은 Fe, Co, 및 Ni 중 적어도 하나이고, Y는 F, N, 및 O 중 적어도
하나이며, X는 M 또는 Y와는 다른 적어도 하나의 성분이다. 상기 자기 손실 재료의 손실 계수 μ"의 최대값
μ"MAX는 100 MHz 내지 10 GHz의 주파수 범위 내에 존재한다. 상대 대역폭 bwr은 200% 이내이며, 상기 값 μ"가
최대값 μ"MAX의 50%인 2개의 주파수 사이의 주파수 대역폭을 추출하고 그 중심 주파수에서 상기 주파수 대역폭을
규격화함으로써 상기 상대 대역폭이 얻어진다.
대표도 - 도1
- 1 -
등록특허 10-0773197
특허청구의 범위
청구항 1
자성 박막의 적어도 하나의 표면상에 접착제층 또는 감압 접착제층을 구비한 시트 형상을 가지는 고주파 전류
억제체.
청구항 2
제 1항에 있어서,
상기 자성 박막은 합성 수지로 구성된 막 또는 시트형 기판의 하나의 표면 상에 제공되는 것을 특징으로 하는
고주파 전류 억제체.
청구항 3
제 2항에 있어서,
상기 접착제층 또는 감압 접착제층은 상기 기판이 그 사이에 삽입된 자성 박막의 하나의 표면상에 제공되는 것
을 특징으로 하는 고주파 전류 억제체.
청구항 4
제 1항에 있어서,
상기 자성 박막은 상기 기판으로부터 박리될 수 있도록 막 또는 시트형 기판의 하나의 표면 상에 제공되는 것을
특징으로 하는 고주파 전류 억제체.
청구항 5
제 1항에 있어서,
상기 자성 박막은 실질적으로 M-X-Y 조성을 가지는 자기 손실 재료로 구성되며, M은 Fe, Co, 및 Ni 중 적어도
하나의 성분이고, Y는 F, N, 및 O 중 적어도 하나의 성분이며, X는 M 또는 Y와는 다른 적어도 하나의 성분이며,
상기 자기 손실 재료는 손실 계수 μ"의 최대값 μ"MAX가 100 MHz 내지 10 GHz의 주파수 범위 내에 존재하며, 상
기 손실 계수 μ"는 상기 자기 손실 재료의 복소 투자율의 허수부이며, 상대 대역폭 bwr은 200% 이내이며, 상기
값 μ"가 상기 최대값 μ"MAX의 50%인 2개의 주파수 사이의 주파수 대역폭을 추출하고 그 중심 주파수에서 상기
주파수 대역폭을 규격화함으로써 상기 상대 대역폭이 얻어지도록 하는 협대역 자기 손실 재료인 것을 특징으로
하는 고주파 전류 억제체.
청구항 6
제 5항에 있어서,
상기 자기 손실 재료는 0.3μm 내지 20μm 범위 이내의 두께를 가지는 것을 특징으로 하는 고주파 전류 억제체.
청구항 7
제 5항에 있어서,
상기 자기 손실 재료의 포화 자화의 크기는 M 성분으로만 구성된 금속 자성체의 포화 자화의 80% 내지 60%의 범
위내에 있는 것을 특징으로 하는 고주파 전류 억제체.
청구항 8
제 5항에 있어서,
상기 자기 손실 재료는 DC 전기 저항률이 100μΩ·cm 내지 700μΩ·cm 범위내에 있는 것을 특징으로 하는 고
주파 전류 억제체.
청구항 9
- 2 -
등록특허 10-0773197
제 5항에 있어서,
상기 자기 손실 재료에서 상기 X 성분은 C, B, Si, Al, Mg, Ti, Zn, Hf, Sr, Nb, Ta, 및 희토류 원소 중 적어
도 하나로 구성되는 것을 특징으로 하는 고주파 전류 억제체.
청구항 10
제 5항에 있어서,
상기 자기 손실 재료에서 상기 M 성분은 상기 X-Y 화합물의 매트릭스 중에 분산된 과립 형태로 존재하는 것을
특징으로 하는 고주파 전류 억제체.
청구항 11
제 5항에 있어서,
상기 과립 형태를 가지는 입자 M 성분의 평균 입자 직경은 1nm 내지 40nm 범위 내에 있는 것을 특징으로 하는
고주파 전류 억제체.
청구항 12
제 5항에 있어서,
상기 자기 손실 재료는 이방성 자계 Hk가 600 Oe(4.74×10
4
A/m) 이하인 것을 특징으로 하는 고주파 전류
억제체.
청구항 13
제 5항에 있어서,
상기 자기 손실 재료의 조성은 일반식 Feα-Alβ-Oγ으로 표시되는 것을 특징으로 하는 고주파 전류 억제체.
청구항 14
제 5항에 있어서,
상기 자기 손실 재료의 조성은 일반식 Feα-Siβ-Oγ으로 표시되는 것을 특징으로 하는 고주파 전류 억제체.
청구항 15
제 5항에 있어서,
상기 자기 손실 재료는 스퍼터링 또는 기상 증착 방법에 의해 제조된 박막 자성체인 것을 특징으로 하는 고주파
전류 억제체.
청구항 16
제 1항에 있어서,
상기 자성 박막은 실질적으로 M-X-Y 조성을 가지는 자기 손실 재료로 구성되며, M은 Fe, Co, 및 Ni 중 적어도
하나이고, Y는 F, N, 및 O 중 적어도 하나이며, X는 M 또는 Y와는 다른 적어도 하나의 성분이며, 상기 자기 손
실 재료는 손실 계수 μ"의 최대값 μ"MAX가 100 MHz 내지 10 GHz의 주파수 범위 내에 존재하며, 상기 손실 계수
μ"가 상기 자기 손실 재료의 복소 투자율의 허수부이며, 상대 대역폭 bwr은 150% 이상이며, 상기 값 μ"가 최
대값 μ"MAX의 50%인 2개의 주파수 사이의 주파수 대역폭을 추출하고 그 중심 주파수에서 상기 주파수 대역폭을
규격화함으로써 상기 상대 대역폭이 얻어지도록 하는 광대역 자기 손실 재료인 것을 특징으로 하는 고주파 전류
억제체.
청구항 17
제 16항에 있어서,
- 3 -
등록특허 10-0773197
상기 자기 손실 재료의 포화 자화의 크기는 M 성분으로만 구성된 금속 자성체의 포화 자화의 60% 내지 35% 범위
내에 있는 것을 특징으로 하는 고주파 전류 억제체.
청구항 18
제 16항에 있어서,
상기 자기 손실 재료는 DC 전기 저항률 값이 500μΩ·cm 보다 큰 것을 특징으로 하는 고주파 전류 억제체.
청구항 19
제 18항에 따른 고주파 전류 억제체가 전자 회로에 밀착 접촉되거나 매우 인접하게 배치되는 것을 특징으로 하
는 고주파 전류 억제 방법.
청구항 20
박리될 수 있는 시트형 기판의 하나의 표면상에 형성된 자성 박막은 대상물 상에 배치되며, 상기 기판
측으로부터 압력을 인가함으로써, 상기 압력이 인가된 자성 박막 부분이 상기 대상물로 전사(transfer)되는 것
을 특징으로 하는 고주파 전류 억제체 형성 방법.
명 세 서
발명의 상세한 설명
발명의 목적
발명이 속하는 기술 및 그 분야의 종래기술
본 발명은 고주파수에서 현저한 자기 손실 특성을 가지는 자성체에 관한 것이며, 보다 구체적으로는, 고속으로 <21>
동작하는 능동 소자, 고주파 전자 소자, 및 전자기기에 있어서 문제가 되는 불요 복사(spurious radiation)를
억제하는 효과가 있는 현저한 복소 투자율 특성을 나타내는 자기 손실 재료와 그 제조 방법, 및 상기 자기 손실
재료를 이용한 고주파 전류 억제체와 억제 방법에 관한 것이다.
최근에, 고속으로 동작하는 고집적 반도체 소자의 보급이 두드러진다. 예컨대, 랜덤 액세스 메모리(RAM), 리드 <22>
온리 메모리(ROM), 마이크로프로세서(MPU), 중앙 처리 장치(CPU), 화상 처리 산술연산 논리 장치(IPALU), 및 다
른 논리 회로 소자가 포함된다. 이 능동 소자에 있어서, 연산 속도와 신호처리 속도가 급속도로 고속화되며,
고속 전자 회로를 통해서 전파되는 전기 신호는 유도성 고주파 잡음의 주 원인이 되는데, 이는 상기 전기 신호
의 전압 및 전류가 급속하게 변하기 때문이다. 한편, 전자 소자 및 전자 기기의 경량화, 박형화, 소형화 경향
이 급속적으로 그리고 지속적으로 진행되고 있다. 이러한 경향과 관련하여, 반도체 소자의 집적화가 달성되며
인쇄 배선 기판의 전자 소자 장착 밀도의 고밀도화가 현저하다. 따라서, 전자 소자 및 신호선은 과밀하게 집적
또는 장착되어 서로 아주 근접하게 된다. 전술한 바와 같이, 고주파 불요 복사 잡음은 신호 처리 속도의 고속
화와 함께 쉽게 유도되는 상황이 되고 있다.
이러한 최근의 전자 집적 소자와 배선 기판에 있어서의 능동 소자로의 전원 공급선으로부터의 의사 복사의 문제<23>
가 지적되고, 이에 대하여 전원 선에 디커플링 콘덴서 또는 다른 집중 정수 부품의 삽입 등의 방법이 수행된다.
그러나, 전자 집적 소자와 배선 기판의 고속 수행에서 발생된 잡음은 고조파 성분을 포함하기 때문에, 신호 경<24>
로는 분포 정수 특성을 나타내며, 종래의 집중 정수 회로를 전제로 하는 잡음에 대한 대책이 비효과적인 상황이
발생된다.
발명이 이루고자 하는 기술적 과제
본 발명의 목적은 전술한 바와 같이, 고속으로 동작하는 반도체 소자와 전자 회로로부터의 불요 복사의 대책에 <25>
효과적인 자성 재료를 포함하는 시트형 고주파 전류 억제체를 제공하는 것이다.
또한, 본 발명의 특별한 목적은 불요 복사에 대한 효과적인 대책이 보다 작은 체적의 자성체에 의해 수행될 수 <26>
있는 큰 자기 손실 계수 μ"를 나타내는 자기 손실 재료를 포함하는 고주파 전류 억제체를 제공하는 것이다.
- 4 -
등록특허 10-0773197
발명의 구성 및 작용
본 발명의 일측면에 따라, 자성 박막의 적어도 하나의 표면 상에 접착제층 또는 감압(pressure-sensitive) 접착<27>
제층을 포함하는 시트 형상을 가지는 고주파 전류 억제체가 제공된다.
본 발명의 다른 견지에 따라, 고주파 전류 억제 방법이 제공되며, 하기되는 고주파 전류 억제체는 전자 회로에 <28>
밀착 접촉되거나 매우 근접하게 배치된다. 고주파 전류 억제체에 있어서, 자성 박막은 M-X-Y 조성을 가지는 자
기 손실 재료로 구성되며, M은 Fe, Co, 및 Ni 중 적어도 하나이고, Y는 F, N, 및 O 중 적어도 하나이며, X는 M
또는 Y와는 다른 적어도 하나의 성분이며, 전술한 자기 손실 재료는 상기 자기 손실 재료의 복소 투자율의 허수
부인 손실 계수(loss factor) μ"의 최대값 μ"MAX가 100 MHz 내지 10 GHz 주파수 범위 내에 존재하며, 상대 대
역폭 bwr은 150% 이상이고, μ"값이 최대값 μ"MAX의 50%인 2개의 주파수 사이의 주파수 대역폭(frequency
bandwidth)을 추출하고 그 중심 주파수에서 주파수 대역폭을 규격화함으로써 상기 상대 대역폭이 얻어지도록 하
는 광대역 자기 손실 재료이며; 전술한 자기 손실 재료의 포화 자화의 크기는 M 성분으로만 구성된 금속 자성체
의 포화 자화의 60% 내지 35%의 범위이며; 자기 손실 재료는 500μΩ·cm 이상의 DC 전기 저항률 값을 가진다.
본 발명의 또 다른 측면에 따르면, 박리될 수 있는(peelable) 시트형 기판의 일 표면 상에 형성된 자성 박막이 <29>
대상물에 배치되며, 기판 측으로부터 압력을 가함으로써, 압력이 인가되는 자성 박막의 일부가 대상물로 전사되
어 얻어지는 고주파 전류 억제체 형성 방법이 제공된다.
본 발명의 히스토리는 그 실시 형태를 설명하기 이전에 기술될 것이다.<30>
본 발명자들은 이전에 고주파수에서 큰 자기 손실을 나타내는 복합 자성체를 발명하였고, 복합 자성체를 불요 <31>
복사원에 근접하게 배치함으로써 상기한 반도체 소자 및 전자 회로 등으로부터 발생된 불요 복사의 발생을 효과
적으로 억제하는 방법을 발견하였다. 이러한 자기 손실을 이용한 불요 복사 감쇄의 작용 메카니즘에 있어서는,
최근 연구로부터, 불요 복사원을 구성하는 전자 회로에 대하여 등가 저항 성분을 부가함으로써 발생되는 것이
공지되어 있다. 여기서, 등가 저항 성분의 크기는 자성체의 자기 손실 계수 μ"의 크기에 의존한다. 보다 구
체적으로는, 저항 성분의 크기는 전자 회로에 등가적으로 삽입되고 자성체 면적이 일정한 경우에 μ"와 자성체
의 두께에 대략 비례한다. 따라서, 보다 작거나 보다 얇은 자성체에서 원하는 불요 복사 감쇄를 얻기 위해서는
큰 μ"가 필요하게 된다.
예를 들어, 반도체 장치 몰드의 내부에서와 같이, 미소 영역에서의 자기 손실체를 이용한 불요 복사에 대한 대<32>
책을 행하기 위해서는, 자기 손실 계수에 대한 극히 큰 값이 필요하게 되며, 거기에 종래의 자기 손실 재료보다
상당히 큰 μ"를 가지는 자성체가 요구된다.
스퍼터링 또는 기상 증착 방법을 이용한 소프트 자성 재료에 대한 연구 과정에서, 본 발명자들은 극미세 자성 <33>
금속 입자가 세라믹과 같은 비 자성체에서 균일하게 분산되는 과립형 자성체(granular magnetic bodies)의 현저
한 투자율에 주목하고, 자성 금속 입자 및 그를 둘러싸는 비 자성체의 미세구조에 대한 연구를 수행했다. 그
결과로, 본 발명자들은 과립형 자성체에서의 자성 금속 입자의 농도가 특정 범위 내에 존재할 때, 고주파 영역
에서 현저한 자기 손실 특성이 얻어진다는 것을 발견했다. M-X-Y 조성을 가지는 과립형 자성체에 대해 최근까
지 많은 연구가 행해졌는데, M은 자성 금속 성분, Y는 O, N, 또는 F 중 어느 하나의 성분, X는 M 또는 Y와는 다
른 성분이며, 이것들은 저손실과 큰 포화 자화를 나타내는 것으로 공지되어 있다. 상기 M-X-Y 과립형 자성체에
있어서, 포화 자화의 크기는 M 성분에 의해 차지하는 체적 비율에 의존한다. 따라서, M 성분의 비율이 높게 해
서 큰 포화 자화를 얻어야 한다. 이러한 이유로, 고주파 인덕터 장치 또는 트랜스포머 등에서 자석 코어로서
사용되는 바와 같이, 일반적인 응용을 위한 M-X-Y 과립형 자성체에서의 M 성분의 비율은, M 성분만으로 구성된
벌크 금속 자성체의 포화 자화에 대해 대략 80% 이상의 포화 자화가 실현될 수 있는 범위로 제한되었다.
발명자들은 M-X-Y 조성을 가지는 과립형 자성체에서 M 성분의 비율을 넓은 범위에 걸쳐 조사하였는데, M은 자성 <34>
금속 성분, Y는 O, N, 또는 F 중 어느 하나의 성분, X는 M 또는 Y와는 다른 성분이며, 그 결과로, 모든 조성 시
스템에 있어서, 자성 금속 M이 특정 농도 범위 내에 존재할 때 고주파 영역에서 큰 자기 손실이 나타난다는 것
을 발견하였다.
M 성분이 상기 성분만으로 구성된 벌크 금속 자성체의 포화 자화에 비해 80% 이상의 포화 자화를 나타내는 최고<35>
(highest) 영역은 한동안 광범위하게 연구되었던 높은 자화 포화에서 낮은 손실인 M-X-Y 과립형 자성체 영역이
다. 이 영역에서의 재료는 실수부 투자율(μ')과 포화 자화 값이 모두 크기 때문에 전술한 고주파 인덕터와 같
은 고주파 마이크로자성 장치에 사용되는데, 전기 저항에 영향을 주는 X-Y 성분에 의해 차지하는 비율이 작으므
- 5 -
등록특허 10-0773197
로, 전기 저항률도 작다. 이러한 이유로, 막 두께가 얇아질 때, 고주파수에서의 투자율은 고주파 영역에서의
와전류 손실의 발생과 함께 저하되며, 따라서, 이 재료는 잡음을 억제시키는데 사용되는 비교적 두꺼운 자성막
에서 사용되기에는 부적합하다. M 성분으로만 구성된 벌크 금속 자성체의 80% 이하 내지 60% 이상의 포화 자화
를 나타내는 M 성분 비율의 영역에서, 전기 저항률은 거의 100μΩ·cm 이상에서 비교적 크다. 따라서, 재료의
두께가 수 μm 정도이더라도, 와전류로 인한 손실은 작으며, 자기 손실의 거의 대부분은 자연 공진에 기인할 것
이다. 이러한 이유로, 자기 손실 계수 μ"의 주파수 분산 폭은 좁아질 것이며, 이에 따라 상기 재료는 협대역
주파수 영역에서, 잡음 방지 대책, 즉, 고주파 전류 억제에 적합하다. M 성분으로만 구성된 벌크 금속 자성체
의 포화 자화의 60% 이하 내지 35% 이상의 포화 자화를 나타내는 M 성분 비율의 영역에서, 전기 저항률은 대략
500μΩ·cm 이상으로 한층 더 커지며, 따라서, 와전류로 인한 손실은 극히 작아지며, 그리고 M 성분 사이의 자
기 상호 작용(magnetic interaction)이 작아지므로, 스핀 열적 교란(spin thermal disturbance)은 커지며, 그
리고 자연 공진이 발생하는 주파수에서 진동(quivering)이 발생한다. 결과적으로, 자기 손실 계수 μ"는 광범
위에서 큰 값을 나타내게 될 것이다. 따라서, 이 조성 영역은 광대역 고주파 전류 억제에 적합하다.
반면에, M 성분 비율이 본 발명의 영역보다 휠씬 작은 영역에서, 초정상 자성(super-normal magnetism)이 발생<36>
하게 되는데, 이는 M 성분 사이의 자기 상호 작용이 거의 발생하지 않기 때문이다.
자기 손실 재료가 전자 회로에 바로 근접하게 배치되어 고주파 전류가 억제되게 될 때, 재료 설계 표준은 자기 <37>
손실 계수 μ"와 자기 손실 재료의 두께 δ의 적(積), 즉 μ"·δ에 의해 주어지며, 수백 MHz의 주파수에서 고
주파 전류를 효과적으로 억제하기 위하여, 대략적인 요건은 μ"·δ≥1000(μm)이 될 것이다. 따라서,
μ"=1000을 나타내는 자기 손실 재료에 있어서는 1μm 이상의 두께가 필요하게 되며, 거기에 와전류 손실이 생
기기 쉬운 낮은 전기 저항 재료는 부적절하지만, 전기 저항률이 100μΩ·cm 이상이 되는 조성, 즉, 본 발명의
조성 시스템에서는 M 성분 비율이 M 성분으로만 구성된 벌크 금속 자성체의 포화 자화의 80% 이하의 포화 자화
를 나타내고, 초정상 자성(super-normal magnetism)이 발현하지 않은 영역, 즉 M 성분만으로 구성된 벌크 금속
자성체의 포화 자화에 대하여 35% 이상의 포화 자화를 나타내는 영역이 적합하다.
본 발명자는 이러한 자성 재료를 적용할 때, 원하는 부위에 더욱 쉽고 단순하게 상기 재료를 배치할 수 있는 구<38>
성을 검토하여, 본 발명에 도달하게 되었다.
이하, 본 발명의 실시 형태가 기술된다.<39>
도 1에서, 고주파 전류 억제체(15)는 스퍼터링에 의해 합성 수지 시트 또는 막 기판(17)의 하나의 표면 상에 형<40>
성된 FeαAlβOγ로 구성된 과립형 자성 박막(19)을 가진다. 과립형 자성 박막(19)의 상부에는 과립형 자성 박막
의 박리 및 보강을 위해 합성 수지 코팅(21)이 제공된다. 한편, 기판(17)의 다른 표면에는 합성 수지 등의 고
무로 구성된 결합 접착제층 또는 감압(pressure-sensitive) 접착제층(23)과, 그위에 형성된 박리(peel-away)
시트 또는 이형 시트(removal sheet)(25)가 각각 제공된다. 여기서, 합성 수지 시트 또는 막 기판(17)은 스퍼
터링 처리 또는 기상 증착 동안 변형되지 않는 한, 폴리에틸렌 테레프탈레이트(PET), 폴리에스테르 에테르 케톤
(PEEK), 또는 폴리이미드 등의 임의의 합성 수지로 구성될 수 있다. 결합 접착제층 또는 감압 접착제층(23)에
사용된 결합 접착제로서, 아크릴 산 에스테르, 폴리비닐 에테르, 폴리비닐 아세테이트, 폴리스티렌, 또는 폴리
비닐 부티랄 수지 등의 용제계 또는 에멀전계 수지가 사용될 수 있다. 점착성 접착제에 있어서, 이들 수지에
로진(rosin) 또는 그 유도체, 테르펜 수지 또는 다른 테르펜 유도체, 및 사이클로펜타디엔, 스티렌, 페놀, 크실
렌, 또는 크마론-인덴 수지 등을 포함하는 점착 부여제(tackifier)를 첨가한 것이나, 또는 실리콘, 폴리우레탄,
플루오린, 또는 아크릴 고무가 사용될 수 있으며, 거기에 난연성(fire-retardant), 절연성, 유연성 실리콘 고무
를 사용하면 특히 바람직하지만, 기판(17)을 구성하는 합성 수지 시트 또는 막 기판에서 분리되지 않을 정도의
충분한 접착 강도를 가지는 결합 접착제 또는 점착 접착제는 어느 것이나 사용될 수 있다.
박리 시트(25)에 있어서, 접착 표면에서 쉽게 분리될 수 있는 것이라면, 표면 처리된 종이 또는 수지 등이 사용<41>
될 수 있다. 합성 수지 코팅(21)에 있어서, 도포되어 건조된 때 비교적 탄성인 합성 수지층을 형성하는 것이라
면 어느 것이나 사용될 수 있다. 선택적으로, 열가소성 수지 시트는 열에 의해 압착될 수 있다.
도 2 및 3에서, 박리 시트(25)는 소정의 크기를 가지는 고주파 전류 억제체(15)의 하나의 측면에 형성된다. 박<42>
리 시트(25)가 분리된 후에, 고주파 전류 억제체(15)는 원하는 장소에 접착된다.
도 3의 실시예에서, 고주파 전류 억제체(27)가 제공되어 기판(29) 상에 장착된 IC 또는 LSI 등의 장착 소자(3<43>
1)의 전체 표면을 덮는다.
- 6 -
등록특허 10-0773197
고주파 전류 억제체(27)는 또한 스트립 선 또는 점퍼 선(도시되지 않음)에도 제공될 수 있다.<44>
따라서, 고주파 전류 억제체(15)를 제공함으로써, 잡음원인 불요 전자기 복사 및 외부로부터의 고주파 잡음을 <45>
억제할 수 있다.
전술한 제 1 실시 형태에서, Feα-Alβ-Oγ가 과립형 자성 박막(19)으로서 사용되지만, 본 발명에서는, 그 조성을 <46>
일반식 M-X-Y으로 나타낸 자성체가 사용될 수 있으며, 본 발명은 전술한 제 1 실시 형태에 제한되지 않는다.
또한, 기판(17) 또는 박리 시트(25) 중 하나 또는 모두는 취급이 쉬우면 생략될 수 있다.
도 4에서, 본 발명의 제 2 실시 형태에 따른 고주파 전류 억제체(33)는 합성 수지 시트 또는 막 기판(35)의 하<47>
나의 표면 상에 스퍼터링 함으로써 형성된 Feα-Alβ-Oγ로 구성된 과립형 자성 박막(19)을 가진다. 과립형 자성
박막(19)의 상부에서, 유사한 조성을 가지는 합성 수지층(37)을 도포 및 건조에 의해 형성한다. 접착제층(39,
41)은 각 표면상에 제공된다. 접착제층(39, 41) 상에서, 박리 시트(43, 45)가 각각 제공된다. 따라서, 양 측
면에 접착제층을 가지는 고주파 전류 억제체(33)가 형성된다. 합성 수지층(43, 45)과 접착제층(39, 41)에 있어
서, 제 1 실시 형태에서 사용된 재료와 동일한 재료가 사용될 수 있다.
도 5에서 도시된 바와 같이, 도 4에 도시된 고주파 전류 억제체(33)의 박리 시트가 벗겨지고 전자 소자(49, 5<48>
1)가 함께 결합된다. 따라서, 각각 고주파 잡음을 발생시키는 전자 소자 사이에 고주파 전류 억제 주몸체(47)
를 배치함으로써, 전자 소자 사이의 상호 간섭 등은 불요 전자기 복사의 억제에 의해 방지될 수 있으며, 외부로
부터의 고주파 잡음 또한 억제될 수 있다.
또한, 전술한 제 2 실시 형태에서, Feα-Alβ-Oγ가 과립형 자성 박막(19)으로 사용되었지만, 본 발명에서는, 일<49>
반식 M-X-Y로 표현되는 자성체가 사용될 수 있으며, 본 발명은 제 2 실시 형태에 제한되지 않는다. 또한, 기판
(35, 37) 중 하나 또는 모두는 취급이 쉬우면 생략될 수 있다.
도 6에서, 본 발명의 제 3 실시 형태에 따른 고주파 전류 억제체(53)는 캐리어 테이프 등으로 구성된 박리 기판<50>
(55), 박리 기판(55) 상에 배치된 과립형 자성막(57), 및 과립형 자성막(57) 상에 배치된 감압 접착제층(59)을
가진다. 박리 시트(61)는 점착을 방지하기 위해 제공된다. 감압 접착제층(59)에 있어서, 제 1 실시 형태에서
예시된 것과 같은 물질이 사용될 수 있다.
제 7A에서 도시된 바와 같이, 고주파 전류 억제체(53)를 사용할 때, 박리 시트(61)는 고주파 전류 억제 주몸체<51>
(63)를 얻기 위하여 고주파 전류 억제체(53)(도 6)의 표면으로부터 제거된다. 그 후에, 고주파 전류 억제 주몸
체(63)의 표면은 기판(67)의 원하는 표면에 대면하도록 배치된다. 도 7B에서 도시된 바와 같이, 펀치(65)를 통
해 대면하는 표면의 뒷쪽 표면으로부터 압력이 가해진다. 그리하여, 도 7C에서 도시된 바와 같이, 접착층(59)
과 그위에 포개진 과립형 자성 박막(57)은 프레싱 펀치(65)의 형태에 따라, 박리 기판(55)으로부터 함께 분리되
며, 고주파 전류 억제체막(69)으로서 기판(67)에 부착된다. 따라서, 원하는 형태의 고주파 전류 억제체가 원하
는 부위에 형성될 수 있다.
또한, 본 발명의 제 3 실시 형태에서, 박리 기판(55)이 사용되었지만, 접착제층(59) 및 박리 시트(61)를 제공하<52>
지 않고, 펀치(65)에 가열기구를 설치하여, 압력을 가할 때 가열 및 용해하며, 그 결과로 용해된 수지를 고체
화하여, 과립형 자성 박막을 접착 도포할 수 있다.
이것은 박리 기판(55)과 과립형 자성 박막(57) 사이에 점착성을 나타내는 고무 또는 합성 수지를 가지는 것일 <53>
수 있으며, 이 경우에 펀치(57)에 가열 기구를 설치할 필요는 없다.
도 8을 참조로, 본 발명의 실시 형태에서 사용된 과립형 자성체 M-X-Y의 구조와 과립형 자성체의 제조 방법에 <54>
대한 특정 실시예가 기술될 것이다.
도 8에서, 스퍼터링 장치(71)는 진공 펌프(73)에 의해 내부 공기를 배출시킬 수 있는 진공 챔버(75)의 내부에 <55>
타겟 표본 테이블 플렛폼(77)과 판(79)을 가진다. 타겟 표본 플렛폼(77)은 외부로부터의 RF 전원(81)에 접속된
다. 타겟 표본 플렛폼(77) 상에, 타겟(83) 및 그위에 배치된 칩(85)이 있다. 타겟 표본 플렛폼(77)과 판(79)
사이에 셔터(87)가 배치되어 판(79)을 덮는다. 심벌(89)은 챔버 내부에 가스를 공급하기 위한 가스 공급부를
나타낸다.
제조 실시예는 다음에 기술될 것이다.<56>
(표본 1)<57>
- 7 -
등록특허 10-0773197
도 8에서 도시된 장치를 이용하여, 표 1의 조건하에서, 과립형 자성 박막이 스퍼터링에 의해 유리판(79) 상에서 <58>
제조된다. 이 방법으로 얻어진 스퍼터링된 막이 300℃로 2시간 동안 진공 자계에서 열처리되어 표본 1이 얻어
진다.
이 표본 1이 형광 투시 x-ray 분석될 때, 막 조성은 Fe72Al11O17임이 발견된다. 표본 1의 막 두께는 2.0μm, DC <59>
저항률은 530μΩ·cm, Hk는 18 Oe(1422A/m), Ms는 16800 가우스(1.68T), 그리고 상대 대역폭 bwr은 대략 148%
이고, μ"값이 최대값 μ"MAX의 50%인 2개의 주파수 사이의 주파수 대역폭을 추출하고 그 중심 주파수에서 주파
수 대역폭을 규격화함으로써 얻어진다. 표본 1의 포화 자화 및 성분 M으로만 구성된 금속 자성체의 포화 자화
사이의 비율값은 72.2%이다.
표 1<60>
증착전의 진공도<61> 〈 1×10
-6
Torr(=1.33×10
-4
Pa)
증착 시의 분위기 Ar
전원 RF
타겟 Fe(직경 φ: 100mm)

AL2O3칩(120개)
(칩 크기:5mm×5mm×2mm t)
표본의 자기 손실 특성을 검증하기 위하여, μ-f특성이 조사된다. μ-f 특성은 리본형으로 가공된 검출 코일에 <62>
표본을 삽입하고, 바이어스 자계를 인가하면서 임피던스를 측정함으로써 측정된다. 따라서, 자기 손실 계수
μ"의 주파수 특성이 얻어진다.
(비교 표본 1)<63>
비교 표본 1은 Al2O3 칩의 수를 90으로 한 것을 제외하고는 표본 1과 동일한 방법과 동일한 조건하에서 <64>
얻어진다.
이렇게 얻어진 비교 표본 1이 형광 투시 x-ray 분석될 때, 막 조성은 Fe86Al6O8임이 발견된다. 표본 1의 막 두<65>
께는 1.2μm, 비교 표본 1의 DC 저항률은 74μΩ·cm, 이방성 자계는 22 Oe(1738A/m), 그리고 Ms는 18800 가우
스(1.88T)였다. 비교 표본 1의 포화 자화 및 성분 M으로만 구성된 금속 자성체의 포화 자화 사이의 비율값, 즉
{Ms(M-X-Y)/Ms(M)}×100은 85.7%이다. 도 9에서, 본 발명의 표본 1의 μ"-f 특성에서, 피크는 높으며, 분산은
가파르고, 700MHz 근방에서 공명 주파수는 높다.
도 10에서는, μ"-f 특성에 있어서, 본 발명의 비교 표본 1은 포화 자화 Ms가 크다는 사실을 반영하여 큰 μ"을 <66>
나타낸다. 그러나, 표본 1의 저항값이 낮기 때문에, 주파수가 증가할 때 와전류 손실이 발생된다. 따라서, 저
주파 영역으로부터 투자율(자기 손실 특성) 저하가 발생하며, 투자율 특성은 고주파수에서 저하되는 것이 확실
하다. 이로 인해 본 발명의 표본 1에서 자성체가 고주파 영역에서 매우 높은 자기 손실 특성을 나타내게 된다
는 것을 알 수 있다.
다음으로 본 발명의 실시 형태에서 얻어진 표본을 이용하여 잡음 억제 효과를 검증하기 위해 행해진 테스트가 <67>
기술될 것이다.
잡음 억제 효과를 검증하기 위하여, 도 11에서 도시된 측정 시스템을 이용하고, 도 4 및 5에서 도시된 투자율 <68>
특성을 가지며, 한 변이 20mm인 정방형으로 형성되며, 2.0μm의 막 두께를 가지는 표본 1의 과립형 자성 박막으
로 구성된 고주파 전류 억제체를 이용하며, 이것이 75mm의 선로 길이와 50Ω의 특성 임피던스를 가지는 마이크
로스트립 선로 바로 위에 배치되며, 2 포트(port) 사이의 전송 특성은 네트워크 분석기(HP 8753D)를 이용하여
결정된다.
표 2<69>
- 8 -
등록특허 10-0773197
투자율 특성<70>
<71> 과립형 자성 박막 복합 자성체 시트
μ"/700MHz 약 1800 약 3.0
bwr 148 196
상기 표 2에서, 과립형 자성 박막 표본 1의 고주파 전류 억제체 시트의 투자율 특성은 비교 표본으로서 사용된 <72>
편평형 센더스트(Sendust) 분말과 폴리머로 구성된 동일한 면적의 복합 자성체 시트의 특성과 함께 주어진다.
과립형 자성 박막 표본 1의 μ"는 700 MHz 근처에서 μ"max의 크기가 약 1800인 서브-마이크로 대역에서 분산을
나타낸다. 이것은 동일한 대역에서 μ" 분산을 나타내는 비교 표본의 μ"보다 약 600배 정도 크다. 또한, 상
대 대역폭은 비교 표본의 비율에 비해 작아서 협대역으로 보인다. 잡음 전송 경로에 매우 인접하게 자기 손실
재료를 배치하고, 전송 경로에 등가의 저항 성분을 부가함으로써 고주파 전류가 억제될 때, 억제 효과 레벨은
μ"의 크기와 자성체의 두께의 적(μ"·δ)(積)에 거의 비례하고, 그 결과로, 억제 효과를 비교할 때, μ"·δ
의 값이 동일한 오더(order)가 되도록 μ"≒3에서 δ=1.0mm의 복합 자성체 시트가 비교 표본으로 사용되었다.
보다 구체적으로는, 도 11에서 도시된 바와 같이, 고주파 전류 억제체 시트는 점선(97)으로 표시된 마이크로스<73>
트립 선(95)의 도체 바로 위에 배치되며, 전송 특성(S21)의 변화가 결정된다. 도 11에서, 심벌(99)은 동축 선을
나타낸다.
도 12A 및 12B에서, 과립형 자성 박막 표본 1의 고주파 전류 억제체 시트 및 복합 자성체 시트를 각각 배치하였<74>
을 때의 S21 특성이 도시된다. 과립형 자성 박막 표본 1의 배치에 의해, S21 특성은 100 MHz 이상에서
감소되며, 2 GHz 근처에서 -10dB의 극히 작은 값을 나타낸 후에 증가된다. 반면에, 복합 자성체 시트의
경우에, S21 특성은 수백 MHz에서 단조롭게 감소하여, 3 GHz에서 약 -10 dB를 나타낸다. 이 결과는 S21 전송 특
성이 자성체의 μ" 분산에 의존하며, 억제 효과 레벨이 μ"·δ의 적에 의존하는 것 모두를 나타낸다. 따라서,
자성체가 도 13에서 도시된 바와 같이, 치수 λ 분포 정수 선이라고 가정되며, 전송 특성 S11 및 S21으로부터 단
위 길이(Δλ) 당 등가 회로 정수를 구한 후에, 등가 회로 정수가 표본 치수(λ)로 환산되도록 계산된다. 이
연구에서와 같이, 자성체가 마이크로스트립 선 상에 배치될 때, 전송 특성의 변화는 주로 직렬로 부가되는 등가
저항 성분에 기인하여, 등가 저항 R을 구하여, 그 주파수 의존성을 조사한다.
도 14A 및 14B에서, 본 발명 및 비교 표본인 복합 자성체 시트에서의 등가 저항 R의 주파수 변화에 있어서, 두 <75>
경우에, 등가 저항 R은 서브-마이크로 대역에서 단순히 증가하여, 3 GHz에서 수십 Ω이 된다. 등가 저항 R의
주파수 의존성은, 두경우 모두 1 GHz 근처에서 극히 커지는 μ"의 주파수 분산과는 다른 경향을 가지는 것을 나
타내지만, 이것은 전술한 μ"·δ 적에 부가하여, 파장에 대한 표본 치수의 비율이 단순하게 증가한다는 사실을
반영하는 결과로 생각된다.
본 발명의 실시 형태에서, 스퍼터링 또는 진공 기상 증착에 기초한 제조 실시예가 설명되지만, 이온빔 기상 증<76>
착 또는 가스 증착과 같은 제조 방법이 사용될 수 있으며, 본 발명의 자기 손실 재료를 균일하게 실현할 수 있
는 한, 방법에 대해서는 제한이 없다.
또한, 본 발명의 실시 형태에서, 이것은 증착막(as-deposition film)이지만, 진공 자계에서 열 처리를 수행함으<77>
로써 막을 제조한 후에 성능 및 특성이 바뀔 수 있다.
상기를 토대로, 서브-마이크로파 대역에서 μ" 분산을 나타내는 본 발명의 표본이 약 500배 이상의 두께를 가지<78>
는 복합 자성체 시트와 동일한 고주파 전류 억제 효과를 나타내며, 상기 표본은 1 GHz에 근접한 고속 클럭으로
동작하는 반도체 집적 회로 등으로 구성된 전자 소자나 상호 간섭이 발생하기 쉬운 전자 소자 사이에서, 그리고
고주파수를 사용하는 전자 소자 및 회로 장치에서 EMI를 최소화 하는데 사용되는 재료로서 바람직하다.
전술한 과립형 자성막은 FeαAlβOγ에만 관련된 것이지만, 본 발명의 과립형 자성 박막은 그 대신에, 일반식 M-<79>
X-Y를 가지는 자성체의 성분은 M이 Ni, Fe, 또는 Co, X 성분이 C, B, Si, Al, Mg, Ti, Zn, Hf, Sr, Nb, Ta, 또
는 희토류, 또는 선택적으로, 이들 혼합물, 그리고 Y 성분은 F, N, 또는 O, 또는 선택적으로는, 그 혼합물일 경
우에도 동일한 효과를 나타낼 수 있다.
전술한 실시 형태에서 사용된 막 형성 방법은 스퍼터링 방법이지만, 기상 증착 등의 다른 방법도 사용될 수 있<80>
다. 또한, 이온 빔 증착 또는 가스 증착과 같은 제조 방법도 사용될 수 있다. 본 발명의 과립형 자성 박막이
- 9 -
등록특허 10-0773197
균일하게 형성될 수 있으면 상기 방법에 제한은 없다.
또한, 본 발명의 실시 형태에서, 합성 수지 기판이나 합성 수지를 포함하는 접착제층 또는 감압 접착제층을 포<81>
함하는 고주파 전류 억제체에 대해 기술되지만, 사용 부분에 과립형 자성막을 직접 형성하며, 그 상부에 보호
막 등을 형성하는 것이 가능하며, 본 발명은 접착 또는 점착 방법에 제한되지는 않는다.
전술한 바와 같이, 본 발명에 기초하여, 전자 소자 및/또는 고주파를 사용한 회로 기판의 불요 전자파 복사 또<82>
는 전자 잡음에 의해 발생한 간섭을 제거하는데 극히 효과적인 뛰어난 고주파 자기 손실 특성을 나타내는 자성
박막을 가지는 고주파 전류 억제체를 제공하는 것이 가능하다.
발명의 효과
본 발명은 시트형 고주파 전류 억제체를 제공하여 불요 복사를 억제하는 효과를 가진다.<83>
도면의 간단한 설명
도 1은 본 발명의 제 1 실시예에서의 고주파 전류 억제체의 정면 단면도.<1>
도 2는 도 1의 고주파 전류 억제체의 사용 방법의 설명에 도움이 되는 도면.<2>
도 3은 도 1의 고주파 전류 억제체의 사용 방법의 설명에 도움이 되는 도면.<3>
도 4는 본 발명의 제 2 실시예에 따른 고주파 전류 억제체의 정면 단면도.<4>
도 5는 도 4의 고주파 전류 억제체의 사용 방법의 설명에 도움이 되는 도면.<5>
도 6은 본 발명의 제 3 실시예에 따른 고주파 전류 억제체의 정면 단면도.<6>
도 7A, B, 및 C는 도 6의 고주파 전류 억제체의 사용 방법의 설명에 도움이 되는 도면.<7>
도 8은 과립형 자성 박막을 형성하기 위한 개략적인 장치 구성도.<8>
도 9는 본 발명의 일실시예에 따른 표본 1의 μ"의 주파수 의존성의 예를 나타내는 도면.<9>
도 10은 비교 표본 1에 영향을 주는 μ"의 주파수 의존성의 예를 나타내는 도면.<10>
도 11은 본 발명에 따른 자기 손실 재료로 구성된 고주파 전류 억제체의 억제 효과를 관찰하기 위한 측정 시스<11>
템을 나타내는 사시도.
도 12A는 본 발명의 일실시예에 따른 표본 1의 전송 특성(S21) 그래프.<12>
도 12B는 비교 표본인 복합 자성체 시트의 전송 특성(S21) 그래프.<13>
도 13은 본 발명의 일실시예에 따른 자성체의 등가 회로도.<14>
도 14A는 본 발명의 실시예에 따라, 표본 1의 전송 특성으로부터 계산된 R 값의 그래프.<15>
도 14B는 비교 표본인 복합 자성체 시트의 전송 특성으로부터 계산된 R 값의 그래프.<16>
*도면의 주요부분에 대한 부호 설명*<17>
15 : 고주파 전류 억제체 17 : 합성 수지 시트<18>
19 : 과립형 자성 박막 21 : 합성 수지 코팅<19>
23 : 접착제층 25 : 박리 시트<20>
- 10 -
등록특허 10-0773197
도면
도면1
도면2
도면3
- 11 -
등록특허 10-0773197
도면4
도면5
도면6
도면7a
- 12 -
등록특허 10-0773197
도면7b
도면7c
도면8
- 13 -
등록특허 10-0773197
도면9
도면10
- 14 -
등록특허 10-0773197
도면11
도면12a
도면12b
도면13
- 15 -
등록특허 10-0773197
도면14a
도면14b
- 16 -
등록특허 10-0773197