적층 대역 통과 필터(STACKED BANDPASS FILTER)

(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)
(45) 공고일자 2011년04월08일
(11) 등록번호 10-1026712
(24) 등록일자 2011년03월28일
(51) Int. Cl.

H03H 7/09 (2006.01) H01P 1/205 (2006.01)
H01P 1/203 (2006.01) H01P 7/08 (2006.01)
(21) 출원번호 10-2009-7019276
(22) 출원일자(국제출원일자) 2008년05월14일
심사청구일자 2009년09월15일
(85) 번역문제출일자 2009년09월15일
(65) 공개번호 10-2009-0121337
(43) 공개일자 2009년11월25일
(86) 국제출원번호 PCT/JP2008/058800
(87) 국제공개번호 WO 2008/143071
국제공개일자 2008년11월27일
(30) 우선권주장
JP-P-2007-132935 2007년05월18일 일본(JP)
(56) 선행기술조사문헌
JP03262313 A
JP2001352224 A
KR1020060031943 A
(73) 특허권자
가부시키가이샤 무라타 세이사쿠쇼
일본국 교토후 나가오카쿄시 히가시코타리 1초메
10반 1고
(72) 발명자
타니구치 테츠오
일본국 교토후 나가오카쿄시 히가시코타리 1초메
10반 1고 가부시키가이샤 무라타 세이사쿠쇼 나이
(74) 대리인
하영욱
전체 청구항 수 : 총 6 항 심사관 : 김상철
(54) 적층 대역 통과 필터
(57) 요 약
접지 전극 형성층(103)의 접지 전극(109)과 커패시터 전극 형성층(102, 104)의 커패시터 전극(111, 112, 113,
114) 사이에 각각 용량을 형성하고, 비아 전극(131~138) 및 선로 전극(116~119)에 의해 복수개의 인덕터 전극을
구성함과 아울러 그들의 루프면을 인덕터 전극의 배열 방향으로 보았을 때에 루프의 면끼리가 일부에서 겹치도록
해서 짝수개의 LC 병렬 공진기를 구성한다. 또한, 서로 인접하는 LC 병렬 공진기의 인덕터 전극에 의한 루프의
방향을 반대로 한다. 또한, 커패시터 전극(111, 112, 113, 114)의 형상 및 분포[배치]가 평면으로 보아 점대칭이
되도록 형성한다.
대 표 도 - 도2
등록특허 10-1026712
- 1 -
특허청구의 범위
청구항 1
복수개의 유전체층과, 커패시터 전극 및/또는 인덕터 전극을 포함하는 복수개의 전극층으로 구성된 적층체를 소
체로 한 적층 대역 통과 필터에 있어서:
상기 커패시터 전극과 상기 인덕터 전극에 의해 인접하는 LC 병렬 공진기끼리 결합되는 짝수개의 LC 병렬 공진
기가 구성되고;
상기 짝수개의 LC 병렬 공진기 중 입력측의 LC 병렬 공진기가 접속되는 입력 전극과 출력측의 LC 병렬 공진기가
접속되는 출력 전극을 구비하고;
상기 짝수개의 LC 병렬 공진기의 인덕터 전극은 상기 인덕터 전극의 한쪽의 단부와 상기 커패시터 전극의 접속
점을 시점으로 하는 루프를 각각 형성하고, 서로 결합되는 상기 LC 병렬 공진기의 인덕터 전극에 의한 루프의
면을 상기 인덕터 전극의 배열 방향으로 보았을 때 상기 루프의 면끼리가 적어도 일부 겹쳐져 있고;
결합되는 2개 이상의 상기 LC 병렬 공진기의 인덕터 전극에 의한 루프의 방향이 상기 인덕터 전극의 배열 방향
으로 보았을 때 서로 반대이고;
상기 짝수개의 LC 병렬 공진기의 커패시터 전극의 형상 및 분포가 평면으로 볼 때에 점대칭인 것을 특징으로 하
는 적층 대역 통과 필터.
청구항 2
제 1 항에 있어서,
상기 인덕터 전극, 상기 입력 전극 및 상기 출력 전극은 상기 커패시터 전극과 함께 형상 및 분포가 평면으로
볼 때에 점대칭인 것을 특징으로 하는 적층 대역 통과 필터.
청구항 3
제 1 항 또는 제 2 항에 있어서,
서로 인접하는 상기 LC 병렬 공진기의 상기 인덕터 전극에 의한 루프의 방향이 각각 반대인 것을 특징으로 하는
적층 대역 통과 필터.
청구항 4
제 1 항 또는 제 2 항에 있어서,
상기 인덕터 전극은 상기 유전체층의 적층 방향으로 형성된 비아 전극과 적어도 상기 유전체층의 적층 방향에
대하여 수직 방향으로 형성된 선로 전극으로 각각 코일 형상을 이루고, 상기 인덕터 전극 및 커패시터 전극은
상기 유전체층 및 상기 전극층이 적층되는 적층 방향에 대하여 수직 방향으로 배열되어 있는 것을 특징으로 하
는 적층 대역 통과 필터.
청구항 5
제 4 항에 있어서,
상기 커패시터 전극은 상기 복수개의 커패시터 전극의 배치 범위로 넓어지는 공통의 접지 전극과의 사이에 각각
용량을 구성하는 전극이고, 상기 커패시터 전극은 동일한 전극층에 형성되어 있는 것을 특징으로 하는 적층 대
역 통과 필터.
청구항 6
제 4 항에 있어서,
상기 커패시터 전극은 상기 복수개의 커패시터 전극의 배치 범위로 넓어지는 공통의 접지 전극과의 사이에 각각
용량을 구성하는 전극이고, 상기 커패시터 전극은 상기 접지 전극을 두께 방향으로 사이에 두고 상기 접지 전극
의 양측에 설치되어 있는 것을 특징으로 하는 적층 대역 통과 필터.
등록특허 10-1026712
- 2 -
명 세 서
기 술 분 야
본 발명은 복수개의 유전체층과 전극층을 적층해서 이루어지는 적층 대역 통과 필터에 관한 것이다.[0001]
배 경 기 술
종래, 소형·저렴화에 적합한 고주파의 대역 통과 필터는 유전체층과 전극층을 적층한 적층체 내에 복수개의 LC[0002]
공진기를 설치함으로써 구성되어 있다.
이러한 적층 대역 통과 필터로서 특허 문헌 1~4가 개시되어 있다.[0003]
특허 문헌 1의 적층 대역 통과 필터의 구성을 도 1을 참조해서 설명한다.[0004]
도 1의 (A)는 그 회로도, (B)는 그 단면도이다. 이 필터는 복수개의 LC 병렬 공진 회로를 유도 결합(자기적 결[0005]
합)시킨 것이고, 코일(L1, L2, L3 … Ln) 및 콘덴서(C1, C2, C3 … Cn)로 복수개의 병렬 공진기를 구성하고, 각
각 인접하는 공진기 사이의 코일끼리를 자기적으로 결합시키고 있다.
도 1의 (B)에 나타내는 바와 같이, 제 1 층(10-1), 제 2 층(10-2) 및 제 3 층(10-3)에는 커패시터 전극 패턴[0006]
(12)과 코일 패턴(13)을 인쇄 형성하고 있어서 이들 층에 의해 공진기를 구성하고 있다. 즉, 접지 전극(11)과
커패시터 전극(12) 사이에 용량을 구성하고, 2층에 걸치는 코일 패턴(13)을 블라인드 스루홀(14)을 통해서 도통
시키고 있다. 이러한 공진기를 제 4 층(10-4)으로부터 아래층으로 복수층 적층함으로써 서로 인접하는 코일이
자기적으로 결합하도록 이루어져 있다.
특허 문헌 2는 유전체층과 전극층의 적층체의 내부에 복수개의 용량 형성 전극에 의해 형성되는 복수개의 커패[0007]
시턴스와, 이들 복수개의 용량 형성 전극이 각각 갖고 있는 인덕턴스에 의하여 복수개의 LC 공진기를 구성하고,
적층체의 내부에서 서로 인접하는 LC 공진기를 적층체의 두께 방향에 있어서 다른 높이 위치에 배치함과 아울러
전자기적으로 결합시킨 것이다. 이와 같이, 적층체 내부에 복수개의 LC 공진기를 적층체의 두께 방향의 다른 높
이 위치에 배치함으로써 밴드 패스 필터의 설계상 필요로 하는 LC 공진기 사이의 물리적 거리를 확보한 상태에
서 부품 사이즈를 소형화할 수 있다.
특허 문헌 3의 적층 대역 통과 필터는 배선층의 일부가 서로 평행한 한 쌍의 선로로 이루어지는 제 1·제 2 필[0008]
터 선로를 서로 다른 회로층에 평행하게 대향시킴과 아울러 일단부에서 전기적으로 접속하고, 한 쌍의 선로가
유전체층을 통해서 반전된 구조의 필터 소자를 구성하는 것이다.
특허 문헌 4의 적층 대역 통과 필터는 공진기를 구성하는 2개의 스트립 라인을 동일 층에 일정 간격으로 배치함[0009]
으로써 전자기적으로 결합시킨 것이다.
특허 문헌 1 : 일본 특허 공개 평4-6911 호 공보[0010]
특허 문헌 2 : 일본 특허 공개 제 2000-201001 호 공보[0011]
특허 문헌 3 : 일본 특허 공개 제 2003-198226 호 공보[0012]
특허 문헌 4 : 국제 공개 제 02/009225 호 팜플렛[0013]
발명의 상세한 설명
특허 문헌 1의 적층 대역 통과 필터에서는 각 LC 병렬 공진기가 갖는 코일이 2층의 코일 패턴으로 형성되어 있[0014]
으므로 각 LC 병렬 공진기 사이의 자기적인 결합이 커진다는 문제가 있다. 또한, 2층의 코일 패턴으로 코일을
형성하고 있으므로 코일의 Q값이 열화에 의해 적층 대역 통과 필터의 삽입 손실이 커진다는 문제가 있다. 상기
문제를 해결하기 위해서 각 LC 병렬 공진기 사이의 거리를 충분히 비울 필요가 있지만, 그 때문에 적층 대역 통
과 필터의 두께 치수가 커져버린다는 문제가 있다.
특허 문헌 2의 적층 대역 통과 필터는 콘덴서의 자기 공진을 이용하는 것이고, 커패시터 전극의 커패시턴스 성[0015]
분과 그 커패시터 전극이 각각 갖는 인덕턴스 성분으로 LC 공진기를 구성하고 있다. 그 때문에 소망하는 인덕턴
스를 갖는 공진기를 구성할 수 없고, 저손실의 대역 통과 필터의 특성이 얻어지지 않는다.
특허 문헌 3, 4의 적층 대역 통과 필터에서는 소형이고 또한 저손실의 대역 통과 필터를 얻을 수 있지만, 통과[0016]
등록특허 10-1026712
- 3 -
대역으로부터 그 대역 밖으로의 급준(急峻)한 감쇠량 특성을 얻기 위해서 공진기를 다단화하려고 하면 2단의 필
터를 적층 방향으로 적층해서 스트립 라인을 두께 방향으로 결합시키게 되고, 다단의 필터를 구성할 경우에 두
께 치수가 커진다는 문제가 생긴다.
또한, 이러한 종래의 적층 대역 통과 필터에서는 적층체 내에 커패시터 전극 및 인덕터 전극에 의한 LC 병렬 공[0017]
진기를 배치함과 아울러 인접하는 인덕터 전극 사이를 유도 결합시켰을 경우에 통과 대역에서의 통과 특성에 리
플(ripple)(편차)이 생긴다는 문제가 있었다.
그래서, 본 발명의 목적은 상술한 문제를 해소하여 소형·저손실이고, 또한 통과 대역으로부터 통과 대역 밖으[0018]
로의 감쇠가 급준하고 안정된 통과 대역 특성을 갖는 적층 대역 통과 필터를 제공하는 것에 있다.
(1) 복수개의 유전체층과 커패시터 전극 및/또는 인덕터 전극을 포함하는 복수개의 전극층으로 구성된 적층체를[0019]
소체(素體)로 한 적층 대역 통과 필터에 있어서,
상기 커패시터 전극과 및 인덕터 전극에 의해 인접하는 LC 병렬 공진기끼리 결합되는 짝수개의 LC 병렬 공진기[0020]
가 구성되고,
상기 짝수개의 LC 병렬 공진기 중 입력측의 LC 병렬 공진기가 접속되는 입력 전극과 출력측의 LC 병렬 공진기가[0021]
접속되는 출력 전극을 구비하고,
상기 짝수개의 LC 병렬 공진기의 인덕터 전극은 상기 인덕터 전극의 한쪽의 단부와 상기 커패시터 전극의 접속[0022]
점을 시점으로 하는 루프를 각각 형성하고, 서로 결합되는 상기 LC 병렬 공진기의 인덕터 전극에 의한 루프의
면을 상기 인덕터 전극의 배열 방향으로 보았을 때 상기 루프의 면끼리가 적어도 일부에서 겹쳐져 있고,
결합되는 2개 이상의 상기 LC 병렬 공진기의 인덕터 전극에 의한 루프의 방향이 상기 인덕터 전극의 배열 방향[0023]
으로 보았을 때 서로 반대이고,
상기 짝수개의 LC 병렬 공진기의 커패시터 전극의 형상 및 분포(배치)가 평면으로 볼 때에 점대칭인 것을 특징[0024]
으로 하고 있다.
(2) 상기 인덕터 전극, 상기 입력 전극 및 상기 출력 전극은 상기 커패시터 전극과 함께 형상 및 분포(배치)가[0025]
평면으로 볼 때에(평면상의 공통인 1점을 대칭 중심으로 해서) 점대칭의 관계가 되도록 구성된다.
(3) 서로 인접하는 상기 LC 병렬 공진기의 상기 인덕터 전극에 의한 루프의 방향은 각각 역의 관계로 한다.[0026]
(4) 상기 인덕터 전극은 상기 유전체층의 적층 방향으로 형성된 비아 전극과 적어도 상기 유전체층의 적층 방향[0027]
에 대하여 수직 방향으로 형성된 선로 전극으로서 각각 코일 형상을 이루고, 상기 인덕터 전극 및 커패시터 전
극은 상기 유전체층 및 상기 전극층이 적층되는 적층 방향에 대하여 수직 방향으로 배열되는 것으로 한다.
(5) 상기 커패시터 전극은 상기 복수개의 커패시터 전극의 배치 범위로 넓어지는 공통의 접지 전극 사이에 각각[0028]
용량을 구성하는 전극으로 하고 상기 커패시터 전극은 동일한 전극층에 형성된 것으로 한다.
(6) 상기 커패시터 전극은 상기 복수개의 커패시터 전극의 배치 범위로 넓어지는 공통의 접지 전극과의 사이에[0029]
각각 용량을 구성하는 전극이고, 상기 커패시터 전극은 상기 접지 전극을 두께 방향으로 사이에 두고 상기 접지
전극의 양측에 설치되어 있다.
<발명의 효과>[0030]
본 발명에 의하면 다음과 같은 효과를 발휘한다.[0031]
(1) 복수개의 LC 병렬 공진기의 인덕터 전극의 각각이 루프를 형성하고, 서로 결합되는 LC 병렬 공진기의 인덕[0032]
터 전극에 의한 루프의 면이 그 인덕터 전극의 배열 방향을 보았을 때 루프면끼리가 적어도 일부에서 겹쳐지기
때문에 인접하는 LC 병렬 공진기 사이의 결합도(유도 결합)를 높일 수 있고 광대역화가 꾀해진다.
또한, 커패시터 전극과는 별도로 인덕터 전극을 형성할 수 있으므로 Q값이 높은 인덕터를 형성해서 저삽입 손실[0033]
화가 꾀해진다.
또한, 콘덴서의 자기 공진을 사용한 공진기가 아니므로 소망의 인덕턴스를 갖는 공진기를 구성할 수 있고, 소망[0034]
의 통과 대역에서 저삽입 손실이 실현된다.
또한, 서로 인접하는 LC 병렬 공진기의 인덕터 전극에 의한 루프의 방향이 역방향이므로 통과 대역에서의 삽입[0035]
손실의 리플이 억제되어 양호한 대역 통과 특성이 얻어진다.
등록특허 10-1026712
- 4 -
또한, 입력 및 출력의 임피던스 특성(반사 특성)이 동일한 특성으로 되기 때문에 필터의 통과 대역의 특성이 안[0036]
정된다.
(2) 인덕터 전극, 입력 전극 및 출력 전극을 커패시터 전극과 함께 형상 및 분포(배치)가 평면으로 볼 때에 점[0037]
대칭이 되도록 구성함으로써 입력 및 출력의 임피던스 특성(반사 특성)이 더욱 일치하게 되고, 특성에 방향성이
없는 대역 통과 필터로서 사용할 수 있다.
(3) 서로 인접하는 LC 병렬 공진기의 인덕터 전극에 의한 루프의 방향을 각각 역의 관계로 함으로써 통과 대역[0038]
에 대하여 저역측 및 고역측에 감쇠극을 설계할 수 있으므로 저역측 감쇠량을 설계하기 위한 입출력간 커패시터
가 불필요하게 되고, 입출력 공진기를 형성하는 커패시터 전극을 인접시킨 구조나 입출력 커패시터 사이를 접속
하는 전극을 배치한 구조를 채택할 필요가 없고, 그들의 전극 패턴의 형성 정밀도에 기인하는 특성 불균일이 생
기지 않으므로 구조적으로 안정되고, 고감쇠 특성을 갖는 대역 통과 필터를 얻을 수 있다.
(4) LC 병렬 공진기의 인덕터 전극 및 커패시터 전극을 유전체층 및 전극층의 적층 방향에 대하여 수직 방향으[0039]
로 배열함으로써 인접하는 인덕터 전극에 의한 루프면의 간격이 일정하게 유지되므로 유전체층과 전극층의 적층
시의 면방향의 어긋남이 생겨도 서로 인접하는 LC 병렬 공진기의 인덕터 전극 사이의 어긋남을 거의 없앨 수 있
고, 특성 불균일이 적은 대역 통과 필터 특성이 얻어진다.
(5) LC 병렬 공진기의 커패시터 전극이 이들 커패시터 전극의 배치 범위로 넓어지는 공통의 접지 전극과의 사이[0040]
에 각각 용량을 구성함으로써 인접하는 커패시터 전극 사이에도 용량이 생겨서, 종래, 독립하여 필요하게 되었
던 LC 병렬 공진기 사이의 결합용 용량 소자를 생략할 수 있어 공진기의 Q값의 향상을 꾀할 수 있다. 또한, 커
패시터 전극을 형성한 층의 적층 어긋남이나 인쇄 어긋남이 생겨도 접지 전극과의 사이에 생기는 용량 및 인접
하는 커패시터 전극 사이에도 용량에 변화가 생기지 않으므로 그에 의한 특성의 불균일이 억제된다.
(6) LC 병렬 공진기의 커패시터 전극을 접지 전극을 두께 방향으로 사이에 두고 상기 접지 전극의 양측에 설치[0041]
함으로써 인접하는 LC 병렬 공진기 사이를 결합시키는 커패시터와, 떨어진 LC 병렬 공진기 사이를 유도 결합시
키는 커패시터를 한정된 면적으로 구성할 수 있고, 전체의 소형화가 꾀해진다.
실 시 예
<<제 1 실시형태>>[0069]
제 1 실시형태에 따른 적층 대역 통과 필터에 대해서 도 2~도 5를 참조해서 설명한다.[0070]
도 2는 제 1 실시형태에 따른 적층 대역 통과 필터의 분해 사시도, 도 3은 그 외관 사시도이다.[0071]
도 2에 있어서, 접지 전극 형성층(103)의 상면에 접지 전극(109)을 형성하고 있다. 커패시터 전극 형성층(102)[0072]
에는 커패시터 전극(111, 114), 커패시터 전극 형성층(104)에는 커패시터 전극(112, 113)을 각각 형성하고
있다. 입출력 전극 형성층(101)에는 입출력 전극(121, 122)을 형성하고 있다. 선로 전극 형성층(105)에는 선로
전극(116~119)을 형성하고 있다. 선로 전극 형성층(105) 상에는 바깥층(106)을 형성하고 있다. 이 적층 대역 통
과 필터는 6개의 유전체층과 5개의 전극층으로 적층체를 이룸과 아울러 그 끝면에 단자 전극을 형성한 것이다.
도 3에 있어서, 적층체(100)는 상기 유전체층과 전극층의 적층체이다. 이 적층체(100)의 4개의 측면 중 대향하[0073]
는 2개의 측면에(끝면에) 입출력 단자(7, 8)를 설치하고, 남는 2개의 측면에 접지 단자(6)를 설치함으로써 적층
대역 통과 필터(1)를 구성하고 있다. 이 적층체(100)의 크기는 1.6㎜×0.8㎜이고 높이는 0.5㎜이다.
상기 각 층의 유전체층 부분은 비유전률 εr=53.5의 저온 소결 세라믹(LTCC)이다. 이 유전체층은 비유전률이 6[0074]
이상 80이하의 범위 내의 재료를 사용할 수 있다.
또한, 상기 선로 전극을 포함하는 전극층에 적층되어 있는 유전체층, 즉 선로 전극 형성층(105) 및 바깥층(10[0075]
6)의 비유전률은 6이상 80이하의 범위 내에 있다. 또한, 커패시터 전극 형성층의 비유전률은 20이상이다. 각 유
전체층은, 예를 들면 산화 티탄, 산화 바륨, 알루미늄 등의 성분 중 적어도 1개 이상의 성분과 글래스 성분으로
형성되는 저온 소결 세라믹이다.
각 유전체층을 형성하는 재료는 이후에 나타내는 별도의 실시형태에 대해서도 마찬가지이다.[0076]
도 2에 있어서, 접지 전극 형성층(103)에는 그 평면 외형보다 1둘레 적은 범위로 넓어지는 접지 전극(109)과,[0077]
이 접지 전극(109)에 도통함과 아울러 접지 전극 형성층(103)의 2개의 측면에까지 연장되는 접지 접속 전극
(151, 152)을 형성하고 있다. 이 2개의 접지 접속 전극(151, 152)은 도 3에 나타낸 접지 단자(6)에 도통하게 된
등록특허 10-1026712
- 5 -
다.
커패시터 전극 형성층(102)에는 각각 거의 직사각형상을 이루고, 서로 평행한 2개의 커패시터 전극(111, 114)을[0078]
형성하고 있다. 또한, 커패시터 전극 형성층(104)에는 각각 직사각형상을 이루고, 서로 평행한 2개의 커패시터
전극(112, 113)을 형성하고 있다. 이들 커패시터 전극(111~114)은 접지 전극(109)과의 사이에서 각각 용량을 구
성한다. 또한, 인접하는 커패시터 전극 사이에도 용량을 구성한다.
입출력 전극 형성층(101)에는 그 2개의 단변에 접하는 거의 직사각형상의 입출력 전극(121, 122)을 형성하고 있[0079]
다. 이 2개의 입출력 전극(121, 122)은 도 3에 나타낸 입출력 단자(7, 8)에 도통하게 된다.
선로 전극 형성층(105)에는 서로 평행하며 각각 선로 형상인 선로 전극(116~119)을 형성하고 있다.[0080]
입출력 전극 형성층(101), 커패시터 전극 형성층(102, 104), 접지 전극 형성층(103) 및 선로 전극 형성층(105)[0081]
에는 이들의 적층 방향으로 연장되는 비아 전극(131~138)을 형성하고 있다. 비아 전극(131)은 선로 전극(116)의
일단(116A), 커패시터 전극(111) 및 입출력 전극(121)에 도통한다. 비아 전극(132)은 선로 전극(116)의 타단
(116B) 및 접지 전극(109)에 도통한다. 비아 전극(133)은 선로 전극(117)의 일단(117A) 및 접지 전극(109)에
도통한다. 비아 전극(134)은 선로 전극(117)의 타단(117B) 및 커패시터 전극(112)에 도통한다. 비아 전극(135)
은 선로 전극(118)의 일단(118A) 및 커패시터 전극(113)에 도통한다. 비아 전극(136)은 선로 전극(118)의 타단
(118B) 및 접지 전극(109)에 도통한다. 비아 전극(137)은 선로 전극(119)의 일단(119A) 및 접지 전극(109)에
도통한다. 비아 전극(138)은 선로 전극(119)의 타단(119B), 커패시터 전극(114) 및 입출력 전극(122)에 도통한
다.
따라서, 상기 각 비아 전극과 각 선로 전극에 의한 각 인덕터 전극 및 그들의 루프 방향은 다음과 같은 관계가[0082]
된다.
표 1
[0083]
인덕터 전극이 형성하는 「루프」는 커패시터 전극과 인덕터 전극의 접속점을 시점으로 한 인덕터 전극의 경로[0084]
에 의해 형성된다. 즉, 커패시터 전극과 비아 전극의 접속점을 시점으로 하고 상기 비아 전극, 선로 전극, 별도
의 비아 전극의 접속 경로에 의해 루프가 형성된다.
「루프의 방향」이란 선로 전극의 배열 방향의 한쪽의 방향으로부터 루프를 보았을 때 그 루프의 시점으로부터[0085]
의 둘레 방향이다. 예를 들면, 도 2를 입출력 전극(121)측으로부터 입출력 전극(122)을 향하여 각 인덕터 전극
이 형성되는 루프를 보았을 때 제 1 인덕터 전극은 커패시터 전극(111)과 비아 전극(131)의 접속점(시점)-비아
전극(131)-선로 전극(116)-비아 전극(132)의 접속 경로로 루프를 형성하고 있어서, 상기 제 1 인덕터 전극에 의
한 루프의 방향은 좌회전이다. 제 2 인덕터 전극은 커패시터 전극(112)과 비아 전극(134)의 접속점(시점)-비아
전극(134)-선로 전극(117)-비아 전극(133)의 접속 경로로 루프를 형성하고 있어 상기 제 2 인덕터 전극에 의한
루프 방향은 우회전이다. 여기서, 루프의 방향은 좌회전, 우회전의 2방향 밖에 없으므로 한쪽의 방향을 「1」,
다른쪽을 「0」으로 나타낸다.
이와 같이 해서, 복수개의 유전체층과, 커패시터 전극 또는 인덕터 전극 중 적어도 한쪽의 전극을 포함하는 복[0086]
수개의 전극층으로 구성된 적층체에 의해서 커패시터 전극과 인덕터 전극에 의해 인접하는 LC 병렬 공진기끼리
결합되는 짝수개의 LC 병렬 공진기가 구성된다.
표 1에 나타낸 4개(4단)의 LC 병렬 공진기의 각 공진기 사이의 결합의 극성은 대역 통과 필터의 입력측으로부터[0087]
출력측에 걸쳐서 순차적으로 나타내면 <1010>으로 표현할 수 있다.
등록특허 10-1026712
- 6 -
이상으로 나타낸 바와 같이, 이 실시형태에서 나타낸 적층 대역 통과 필터는 다음과 같은 특징적인 구성을 구비[0088]
하고 있다.
(1) 짝수개의 LC 병렬 공진기의 커패시터 전극(111~114)의 형상 및 분포(배치)가 평면으로 볼 때에 점대칭이다.[0089]
(2) 각 비아 전극(131~138)과 각 선로 전극(116~119)에 의한 각 인덕터 전극, 입출력 전극(121, 122)은 커패시[0090]
터 전극(111~114)과 함께 형상 및 분포(배치)가 평면으로 볼 때에 유전체층의 중심에 대하여 점대칭의 관계로
되어 있다.
(3) 서로 인접하는 LC 병렬 공진기의 인덕터 전극에 의한 루프의 방향이 각각 역의 관계이다.[0091]
(4) 각 인덕터 전극은 유전체층의 적층 방향으로 통하는 비아 전극(131~138)과 적어도 유전체층의 적층 방향에[0092]
대하여 수직 방향으로 연장되는 선로 전극(116~119)에 의해 각각 코일 형상을 이루고, 상기 인덕터 전극 및 커
패시터 전극은 유전체층 및 전극층이 적층되는 적층 방향에 대하여 수직 방향으로 배열된 것으로 한다.
(5) 커패시터 전극은 복수개의 커패시터 전극(111~114)의 배치 범위로 넓어지는 공통의 접지 전극(109)과의 사[0093]
이에 각각 용량을 구성하고, 커패시터 전극(111, 114) 및 커패시터 전극(112, 113)은 각각 동일한 전극층에 형
성되어 있다.
(6) 커패시터 전극은 복수개의 커패시터 전극(111~114)의 배치 범위로 넓어지는 공통의 접지 전극(109)과의 사[0094]
이에 각각 용량을 구성하는 전극이고, 상기 커패시터 전극(111~114)은 접지 전극(109)을 두께 방향으로 사이에
두고 상기 접지 전극(109)의 양측에 설치되어 있다.
(7) 입력단 및 출력단의 LC 병렬 공진기의 커패시터 전극(111, 114)에 접속되는 비아 홀(131, 138)은 인접하는[0095]
LC 병렬 공진기의 접지 전극(109)에 접속되는 비아 홀(133, 136)과 각각 이웃하도록 배치되어 있다.
도 4는 상기 적층 대역 통과 필터의 등가 회로도이다.[0096]
도 4에 있어서, 입력 단자(IN)는 도 2에 나타낸 입출력 전극(121)이 도통하는 도 3의 입출력 단자(7)에 대응하[0097]
고, 출력 단자(OUT)는 입출력 전극(122)이 도통하는 입출력 단자(8)에 대응한다. 인덕터(L1)는 비아 전극(131,
132) 및 선로 전극(116)으로 구성되는 인덕터 전극에 의해 생기는 인덕턴스를 기호화한 것이다. 인덕터(L2)는
비아 전극(133, 134) 및 선로 전극(117)으로 구성되는 인덕터 전극에 의해 생기는 인덕턴스 성분을 기호화한 것
이다. 마찬가지로, 인덕터(L3)는 비아 전극(135, 136) 및 선로 전극(118)으로 구성되는 인덕터 전극에 의해 생
기는 인덕턴스 성분을 기호화한 것이다. 인덕터(L4)는 비아 전극(137, 138) 및 선로 전극(119)으로 구성되는 인
덕터 전극으로 생기는 인덕턴스 성분을 기호화한 것이다.
또한, 커패시터(C1~C4)는 커패시터 전극(111~114)과 접지 전극(109) 사이에 생기는 용량을 기호화한 것이다. 커[0098]
패시터(C23)는 커패시터 전극(112-113) 사이에 생기는 기생 용량을 기호화한 것이고, 2단째의 LC 병렬 공진기와
3단째의 LC 병렬 공진기 사이의 용량 결합에 기여한다. 마찬가지로 커패시터(C14)는 커패시터 전극(111-114) 사
이에 생기는 기생 용량을 기호화한 것이고, 1단째의 LC 병렬 공진기 사이와 4단째의 LC 병렬 공진기 사이의 스
킵 결합(skip coupling)에 기여한다.
이와 같이 각각 2개의 비아 전극과 1개의 선로 전극에 의한 인덕터 전극이 이루는 루프면을 인덕터 전극의 배열[0099]
방향으로 보았을 때 루프의 면끼리가 적어도 일부에서 겹쳐지도록 배치되어 있다. 그 때문에, 적어도 인접하는
인덕터 전극에 의한 인덕터끼리는 유도 결합한다.
도면 중의 M1은 인덕터(L1 및 L2)에 의한 유도 결합, M2는 인덕터(L2 및 L3)에 의한 유도 결합, M3은 인덕터(L3[0100]
및 L4)에 의한 유도 결합을 나타내고 있다.
도 5는 상기 적층 대역 통과 필터의 통과 특성(S파라미터의 S21 특성) 및 반사 특성(S파라미터의 S11 특성, S22[0101]
특성)을 나타내는 도면이다.
도 5에 나타내는 바와 같이, 이 예에서는 3.3~4.0㎓의 주파수대에서 통과하고, 그 이외의 주파수대를 차단하는[0102]
대역 통과 필터 특성이 얻어진다. 또한, 2.2㎓ 및 4.5㎓에는 감쇠극(폴)이 생겨서 이 감쇠극 부근의 감쇠량을
크게 확보하고 있다. 이 감쇠극은 짝수의 LC 병렬 공진기를 교대로 역극성의 유도 결합에 의해 결합시킴으로써
생긴 것이다.
또한, 입출력 단자(7)측의 반사 특성(S11)과 입출력 단자(8)측의 반사 특성(S22)이 거의 일치하고 있다. 그 때[0103]
문에, 필터의 통과 대역의 리플이 적고 안정된 특성을 얻을 수 있다. 또한, 입력 및 출력의 임피던스 특성(반사
등록특허 10-1026712
- 7 -
특성)이 일치하므로 입출력 단자의 방향성이 없는 대역 통과 필터로서 사용될 수 있다.
제 1 실시형태에 의하면 종래의 적층 대역 통과 필터와는 달리, 비아 홀과 선로 전극에 의해 90도 회전시킨 コ[0104]
자형의 인덕터를 구비한 LC 병렬 공진기가 가로 방향으로 정렬되기 때문에 저손실의 통과 대역 특성이 된다.
또한, 입력단 및 출력단의 LC 병렬 공진기의 커패시터 전극(111, 114)에 접속되는 비아 홀(131, 138)이 인접하[0105]
는 LC 병렬 공진기의 접지 전극(109)에 접속되는 비아 홀(133, 136)과 각각 이웃하도록 배치됨으로써 최적인 전
자 결합이 얻어지고, 적층체의 소형·저배화가 가능하게 된다.
또한, 접지 전극(109)을 사이에 두고 접지(109)에 각각 대향하는 층에 커패시터 전극(111, 114)과 커패시터 전[0106]
극(112, 113)을 분리 형성했으므로 소정의 인접하는 LC 병렬 공진기 사이의 불필요한 용량 성분에 의한 결합(1
단째와 2단째의 용량 결합 및 3단째와 4단째의 용량 결합)을 억제할 수 있다. 그와 아울러 스킵 결합용 커패시
터 전극(111, 114)을 단일 층에 형성할 수 있으므로 인쇄 어긋남이나 적층 어긋남이 있어도 그들의 영향을 받을
일이 없고, 스킵 결합용 용량의 변동을 억제할 수 있다.
또한, 선로 전극(116~119)과 커패시터 전극(111, 112, 113, 114) 및 접지 전극(109)을 비아 홀(131~138)에서[0107]
접속하는 구성이므로 유전체 시트의 커팅 어긋남이나 적층 어긋남이 있어도 그들의 영향을 받을 일이 없고 공진
주파수의 불균일을 저감할 수 있다. 입출력 전극(121, 122)에 접속되는 커패시터 전극(111, 114)에 대해서도 비
아 홀(131, 138)을 통해서 다른 층에서 접속함으로써 인쇄 어긋남이나 적층 어긋남이 있어도 그들의 영향을 받
을 일이 없고 용량의 변동을 억제할 수 있다.
또한, 설계 구조가 점대칭의 구조이기 때문에 입력 및 출력으로부터의 임피던스의 특성이 동일 특성이 되기 때[0108]
문에 안정된 통과 대역 특성이 얻어진다.
또한, 이웃하는 LC 병렬 공진기의 인덕터 전극에 의한 루프 방향을 전부 역<1010>의 관계로 구성함으로써 통과[0109]
대역에 대하여 저역측 및 고역측에 감쇠극을 설계할 수 있다. 이 때문에 저역측 감쇠량을 확보하기 위해 입출력
사이를 결합시키는 커패시터가 불필요하게 되고, 커패시터 전극 사이의 기생 용량의 변동이 억제되고, 구조적으
로 안정된 고감쇠 특성을 갖는 대역 통과 필터를 얻을 수 있다.
<<제 2 실시형태>>[0110]
제 2 실시형태에 따른 적층 대역 통과 필터에 대해서 도 6·도 7을 참조해서 설명한다.[0111]
도 6은 제 2 실시형태에 따른 적층 대역 통과 필터의 분해 사시도이다.[0112]
도 6에 있어서, 접지 전극 형성층(201)의 상면에 접지 전극(209)이 형성되어 있다. 커패시터 전극 형성층(202)[0113]
에는 커패시터 전극(211, 212, 213, 214)이 형성되어 있다. 입출력 전극 형성층(203)에는 입출력 전극(221,
222)이 형성되어 있다. 선로 전극 형성층(204)에는 선로 전극(216~219)이 형성되어 있다. 선로 전극 형성층
(204)의 상에는 바깥층(205)이 형성되어 있다. 이 적층 대역 통과 필터는 5개의 유전체층과 4개의 전극층으로
적층체를 이룸과 아울러 그 단면에 단자 전극이 형성된 것이다.
상기 각 층의 유전체층 부분의 재료, 비유전률은 제 1 실시형태의 경우와 마찬가지이고, 적층 대역 통과 필터의[0114]
외관도 도 3에 나타낸 것과 마찬가지이다.
도 6에 있어서, 접지 전극 형성층(201)에는 그 평면 외형보다 1둘레 적은 범위로 넓어지는 접지 전극(209)과,[0115]
이 접지 전극(209)에 도통함과 아울러 접지 전극 형성층(201)의 2개의 측면에까지 연장되는 접지 접속 전극
(251, 252)을 형성하고 있다. 이 2개의 접지 접속 전극(251, 252)은 적층체 측면의 접지 단자에 도통하게 된다.
커패시터 전극 형성층(202)에는 각각 직사각형상을 이루고, 서로 평행한 4개의 커패시터 전극(211~214)을 형성[0116]
하고 있다. 이들 커패시터 전극(211~214)은 접지 전극(209)과의 사이에서 각각 용량을 구성한다. 또한, 인접하
는 커패시터 전극 사이에도 용량을 구성한다.
입출력 전극 형성층(203)에는 그 2개의 단변에 접하는 거의 직사각형상의 입출력 전극(221, 222)을 형성하고 있[0117]
다. 이 2개의 입출력 전극(221, 222)은 적층체의 입출력 단자에 도통하게 된다.
선로 전극 형성층(204)에는 서로 평행하며 각각 선로 형상인 선로 전극(216~219)을 형성하고 있다.[0118]
입출력 전극 형성층(203), 커패시터 전극 형성층(202), 접지 전극 형성층(201) 및 선로 전극 형성층(204)에는[0119]
이들의 적층 방향으로 연장되는 비아 전극(231~238)을 형성하고 있다. 비아 전극(231)은 선로 전극(216)의 일단
(216A), 커패시터 전극(211) 및 입출력 전극(221)에 도통한다. 비아 전극(232)은 선로 전극(216)의 타단(216B)
등록특허 10-1026712
- 8 -
및 접지 전극(209)에 도통한다. 비아 전극(233)은 선로 전극(217)의 일단(217A) 및 접지 전극(209)에 도통한다.
비아 전극(234)은 선로 전극(217)의 타단(217B) 및 커패시터 전극(212)에 도통한다. 비아 전극(235)은 선로 전
극(218)의 일단(218A) 및 커패시터 전극(213)에 도통한다. 비아 전극(236)은 선로 전극(218)의 타단(218B) 및
접지 전극(209)에 도통한다. 비아 전극(237)은 선로 전극(219)의 일단(219A) 및 접지 전극(209)에 도통한다. 비
아 전극(238)은 선로 전극(219)의 타단(219B), 커패시터 전극(214) 및 입출력 전극(222)에 도통한다.
따라서, 상기 각 비아 전극과 각 선로 전극에 의한 각 인덕터 전극 및 그들의 루프 방향은 다음과 같은 관계가[0120]
된다.
표 2
[0121]
인덕터 전극이 형성되는 「루프」는 제 1 실시형태의 경우와 마찬가지로 커패시터 전극과 인덕터 전극의 접속점[0122]
을 시점으로 한 인덕터 전극의 경로에 의해 형성된다. 즉, 커패시터 전극과 비아 전극의 접속점을 시점으로 해
서 상기 비아 전극, 선로 전극, 별도의 비아 전극의 접속 경로에 의해 루프가 형성된다.
제 1 실시형태와 달리, 도 6에 나타낸 예에서는 4개의 커패시터 전극(211~214)을 단일의 층(202)에 형성하고,[0123]
인접하는 커패시터 전극 사이에 각각 용량을 형성하도록 구성하고 있다.
도 7은 상기 적층 대역 통과 필터의 등가 회로도이다.[0124]
도 7에 있어서, 인덕터(L1)는 비아 전극(231, 232) 및 선로 전극(216)에 의해 구성되는 인덕터 전극에 의해 생[0125]
기는 인덕턴스를 기호화한 것이다. 인덕터(L2)는 비아 전극(233, 234) 및 선로 전극(217)으로 구성되는 인덕터
전극에 의해 생기는 인덕턴스 성분을 기호화한 것이다. 마찬가지로, 인덕터(L3)는 비아 전극(235, 236) 및 선로
전극(218)으로 구성되는 인덕터 전극에 의해 생기는 인덕턴스 성분을 기호화한 것이다. 인덕터(L4)는 비아 전극
(237, 238) 및 선로 전극(219)으로 구성되는 인덕터 전극에 의해 생기는 인덕턴스 성분을 기호화한 것이다.
또한, 커패시터(C1~C4)는 커패시터 전극(211~214)과 접지 전극(209) 사이에 생기는 용량을 기호화한 것이다. 커[0126]
패시터(C12)는 커패시터 전극(211-212) 사이에 생기는 기생 용량을 기호화한 것이다. 커패시터(C23)는 커패시터
전극(212-213) 사이에 생기는 기생 용량을 기호화한 것이다. 마찬가지로 커패시터(C34)는 커패시터 전극(213-
214) 사이에 생기는 기생 용량을 기호화한 것이다.
이와 같이, 각각 2개의 비아 전극과 1개의 선로 전극에 의한 인덕터 전극이 이루는 루프면을 인덕터 전극의 배[0127]
열 방향으로 보았을 때 루프의 면끼리가 적어도 일부에서 겹치도록 배치되어 있다. 그 때문에, 적어도 인접하는
인덕터 전극에 의한 인덕터끼리는 유도 결합된다.
도면 중의 M1은 인덕터(L1 및 L2)에 의한 유도 결합, M2는 인덕터(L2 및 L3)에 의한 유도 결합, M3은 인덕터(L3[0128]
및 L4)에 의한 유도 결합을 나타내고 있다.
제 2 실시형태에 의하면 제 1 실시형태의 경우와 마찬가지의 효과를 발휘한다. 제 1 실시형태와는 다른 제 2 실[0129]
시형태 특유의 효과로서는 저역측 감쇠량을 확보하기 위해서 입출력 사이를 결합시키는 커패시터가 불필요하게
되고, 접지 전극(209)을 소위 베타 전극 구성으로 하고, 커패시터 전극(211~214)을 동일 층에 형성할 수 있기
때문에 적층 어긋남에 의한 용량 및 커패시터 전극 사이의 기생 용량의 변동이 억제되어 구조적으로 전기적 특
성 편차가 작아진다.
또한, 선로 전극(216~219)과 커패시터 전극(211~214) 및 접지 전극(209)을 비아 홀(231~238)에서 접속하고, 또[0130]
한 입출력 단자와 접속하는 입출력 전극(221, 222)을 선로 전극 형성층(204)과 커패시터 전극 형성층(202) 사이
에 배치함으로써 LC 병렬 공진기가 폐회로로 구성될 수 있고, 높은 Q의 공진기 특성을 유지하면서 대역 통과 필
등록특허 10-1026712
- 9 -
터를 구성할 수 있다.
도면의 간단한 설명
도 1은 특허 문헌 1에 나타나 있는 적층 대역 통과 필터의 등가 회로도 및 단면도이다.[0042]
도 2는 제 1 실시형태에 따른 적층 대역 통과 필터의 분해 사시도이다.[0043]
도 3은 동 적층 대역 통과 필터의 외관 사시도이다.[0044]
도 4는 동 필터의 등가 회로도이다.[0045]
도 5는 동 필터의 통과 특성 및 반사 특성을 나타내는 도면이다.[0046]
도 6은 제 2 실시형태에 따른 적층 대역 통과 필터의 분해 사시도이다.[0047]
도 7은 동 필터의 등가 회로도이다.[0048]
(도면의 주요 부분에 대한 부호의 설명)[0049]
1 - 적층 대역 통과 필터[0050]
6 - 접지 단자[0051]
7, 8 - 입출력 단자[0052]
100 - 적층체[0053]
101, 203 - 입출력 전극 형성층[0054]
102, 104, 202 - 커패시터 전극 형성층[0055]
103, 201 - 접지 전극 형성층[0056]
105, 204 - 선로 전극 형성층[0057]
106, 205 - 바깥층[0058]
109, 209 - 접지 전극[0059]
111~114, 211~214 - 커패시터 전극[0060]
116~119, 216~219 - 선로 전극[0061]
121, 122, 221, 222 - 입출력 전극[0062]
131~138, 231~238 - 비아 전극[0063]
151, 152, 251, 252 - 접지 접속 전극[0064]
L1~L5 - 인덕터[0065]
C1~C5 - 커패시터[0066]
C12, C23, C34, C14 - 용량[0067]
M1~M4 - 유도 결합[0068]
등록특허 10-1026712
- 10 -
도면
도면1
등록특허 10-1026712
- 11 -
도면2
도면3
등록특허 10-1026712
- 12 -
도면4
도면5
등록특허 10-1026712
- 13 -
도면6
도면7
등록특허 10-1026712
- 14 -