티스토리 뷰
(19) 대한민국특허청(KR)
(12) 공개특허공보(A)
(51)Int. Cl.6
H04N 9/69
(11) 공개번호 특2000-0016553
(43) 공개일자 2000년03월25일
(21) 출원번호 10-1998-0710143
(22) 출원일자 1998년12월07일
번역문제출일자 1998년12월07일
(86) 국제출원번호 PCT/IB1998/00292 (87) 국제공개번호 WO 1998/46028
(86) 국제출원출원일자 1998년03월05일 (87) 국제공개일자 1998년10월15일
(81) 지정국 EP 유럽특허 : 오스트리아 벨기에 스위스 독일 덴마크 스페인 프랑스
영국 그리스 이탈리아 룩셈부르크 모나코 네덜란드 포르투칼 스웨덴
국내특허 : 아일랜드 일본
(30) 우선권주장 97201018.5 1997년04월07일 EPO(EP)
(71) 출원인 코닌클리케 필립스 일렉트로닉스 엔.브이. 요트.게.아. 롤페즈
네델란드왕국, 아인드호펜, 그로네보드스베그 1
(72) 발명자 판 엔데르트, 토니, 페트루스
네덜란드, 아아 아인드호펜 5656, 홀스트란 6
(74) 대리인 이병호
심사청구 : 없음
(54) 감마 보정 회로
요약
감마 보정 회로는, 입력 신호(Vi)를 수신하도록 연결된 증폭기(A)와, 상기 증폭기(A)에 연결되어서, 입력
신호(Vi)가 증가하는 경우에 이득이 증가하도록 감마 보정 회로의 이득을 결정하는 비선형 임피던스(Rg)
를 포함한다.
대표도
도1
명세서
기술분야
본 발명은 감마 보정 회로 및 이러한 감마 보정 회로를 구비한 TV 세트 또는 PC (플러스) 모니터 등의 표
시 장치에 관한 것이다.
배경기술
카메라측의 감마가 CRT 표시 장치의 감마와 정확히 일치하지 않을 때의 감마 보정의 이용에 대해서는 널
리 공지되어 있다. LCD 표시 장치를 이용하는 경우, 카메라측의 감마보다는 LCD 감마가 훨씬 강하기 때
문에 감마 보정이 필요하게 되고, 따라서 카메라 감마는 LCD 표시 장치 감마를 보상할 수 있도록 감마 보
정에 의해서 증가되어야 한다.
미국 특허출원 공개공보 제 4,847,524 호(대리인의 문서 번호 PHN 11,672)에는 카메라측에서 사용하는 감
마 보정 회로에 대해 개시되어 있다. 그것은 8개 이상의 트랜지스터를 구비하고 있다.
미국 특허출원 공개공보 제 5,258,658 호에는 LCD 표시 장치와 함께 사용하는 감마 보정 회로가 개시되어
있다. 이 감마 보정 회로는 오히려 더 복잡하고 13개 이상의 트랜지스터를 구비한다.
발명의 상세한 설명
본 발명의 목적은, 특히 간단하고 효과적인 감마 보정 회로를 제공하는데 있다. 이 때문에, 본 발명의
제 1 양태는 청구항 1항에서 청구되고 있는 감마 보정 회로를 제공한다. 본 발명의 제 2 양태는 그러한
회로를 구비한 표시 장치를 제공한다. 이점이 되는 실시예들이 종속항에 한정되어 있다.
본 발명의 제 1 양태는 감마 보정 회로를 제공한다. 상기 감마 보정 회로는, 입력 신호를 수신하도록 연
결된 증폭기와, 상기 증폭기에 연결되어서 입력 신호의 증가 시에 이득이 증가하는 방식으로 감마 보정
회로의 이득을 결정하는 비선형 임피던스를 포함한다.
본 발명의 감마 보정 회로는 특히 플라즈마 표시 장치 등의 선형 표시 장치와 함께 사용하는데 적합하며,
상기 표시 장치에서 광출력은 입력 신호 진폭에 선형적으로 의존하고 있다. 이러한 표시 장치에 의해서,
4-1
1019980710143
카메라 감마는 신호가 표시 장치에 인가되기 전에 완전하게 보상되어야 한다.
본 발명의 상기 및 기타 다른 양태는 하기에서 기술되는 실시예들로부터 명확해질 것이며 그 실시예들과
관련하여 설명될 것이다.
도면의 간단한 설명
도 1은 본 발명에 의한 감마 보정 회로를 기본적으로 도시한 블록도.
도 2는 본 발명에 따른 표시 장치의 양호한 실시예를 도시한 도면.
실시예
도 1의 감마 보정 회로에서, 입력 전압(Vi)이 증폭기(A)의 비반전 입력( )에 인가된다. 증폭기(A)의 반
전 입력(-)은 저항기(R1) 및 비선형 전압 종속 임피던스(Rg)의 직렬 접속을 거쳐 접지에 접속된다. 증폭
기의 출력은 출력 전압(Vo)을 공급한다. 증폭기(A)의 출력 및 반전 입력 사이에 있는 저항기(R2)에 의해
서 증폭기(A)가 피드백된다. 임피던스(Rg)의 전송은 작은 입력 신호에 대해서는 작은 이득이 얻어지고
큰 입력 신호에 대해서는 높은 이득이 얻어지게 한다. 감마 보정 회로의 전체 전송이 작은 입력 신호에
대해서는 작게 큰 입력 신호에 대해서는 크게 유지되도록 하는 방식으로 그 특성들이 교환되는 경우 증폭
기(A)의 피드백 경로에 임피던스(Rg)를 배치할 수도 있음이 자명하다.
도 2는 본 발명에 따른 표시 장치의 양호한 실시예에 대해 도시하고 있다. 입력 신호(Vi)는 클램프 회로
(CLMP)에 인가된다. 클램프 회로(CLMP)는, 한 단은 입력 신호(Vi)를 수신하고 다른 한 단이 클램프 펄스
(Hcl)에 의해 제어되는 트랜지스터(Q1), 저항기(R12), 세 개의 다이오드(D1, D2, D3)의 직렬 접속을 거쳐
접지에 접속된 캐패시터(C)를 포함한다. 저항기(R11)는 트랜지스터(Q1) 및 저항기(R12)의 접속점을 바이
어스 전압에 연결한다. 클램프 회로(CLMP)는 감마 보정 회로의 온도 의존성을 보상하도록 온도 의존적이
다.
입력 전압(Vi)은 캐패시터(C)를 거쳐 증폭기(A)에 접속된다. 증폭기(A)는, 캐패시터(C)에 접속된 베이스
와, 저항기(R21)를 거쳐 포지티브 전원 전압(Vcc)에 연결된 컬렉터와, 저항기(R20)를 거쳐 출력 단자(V
o)에 접속된 에미터를 갖는 NPN 트랜지스터(Q4)를 포함한다. NPN 트랜지스터(Q4)의 에미터는 저항기
(R19) 및 저항기(R32)의 직렬 접속을 거쳐 접지에 연결된다. PNP 트랜지스터(Q5)는, 포지티브 전원 전압
에 접속된 에미터와, NPN 트랜지스터(Q4)의 컬렉터에 접속된 베이스와, 출력 단자(Vo)에 접속된 컬렉터를
갖는다.
비선형 임피던스(Rg)는, NPN 트랜지스터(Q4)의 에미터에 접속된 컬렉터와, 저항기(R19, R32)의 접속점에
접속된 베이스와, 저항기(R33)를 거쳐 접지에 접속된 에미터를 가진 NPN 트랜지스터(Q6)에 의해서 실현된
다. 저항기(R32)에 의해서, 입력 신호(Vi)에 의존하는 전류를 측정한다. 저항기(R32) 양단의 전압이 트
랜지스터(Q6)의 베이스 에미터의 임계 레벨에 이른 경우, 트랜지스터(Q6)는 도전성을 갖게 될 것이다.
이것은 매우 완만하게 일어난다. 따라서 저항기(R32)의 값은 비선형 곡선이 시작되는 레벨을 나타낸다.
트랜지스터(Q6)가 전도성을 갖는 경우, 임피던스(Rg)의 값은 감소되기 때문에, 이득은 증가한다. 이득은
저항기(R33)의 저항에 의존한다.
도 2에서, 저항기 다음에 인쇄된 번호들은 저항을 나타낸다. 감마 보정 회로는 완만하면서 다소 정방형
의 전송 곡선과 함께 두 개의 안티감마를 제공한다. 고유 감마 보정을 위해서는 세 개의 트랜지스터만
을 사용하는 것이 간단하다. 트랜지스터(Q4)의 베이스는 증폭기(A)의 비반전 입력( )을 형성한다. 트랜
지스터(Q4)의 에미터는 증폭기(A)의 반전 입력(-)을 형성한다. 도 2의 저항기(R19, R32)는 도 1의 저항
기(R1)에 대응된다. 도 2의 저항기(R20)는 도 1의 피드백 저항기(R2)에 대응된다. 증폭기(A)의 출력은
출력 신호(Vo)를 플라즈마 표시 장치(D)에 공급한다. 증폭기 출력 및 표시 장치 사이에는 저역 필터, 능
동 클램프, A/D 변환기 등의 다른 회로들이 존재할 수 있다. 칼라 표시 장치에서는 칼라마다 별개의 감
마 보정 회로가 존재할 수도 있다.
산업상이용가능성
본 발명은 상술한 실시예들에 제한되지 않으며, 당업자는 첨부한 청구의 범위에서 벗어나지 않고 다수의
대체예들을 설계할 수 있다. 청구범위에서 괄호안에 기재된 모든 참조 부호들은 청구범위를 제한하는 것
으로 구성되는 것은 아니다. 본 발명은 다수의 별개의 소자들을 구비한 하드웨어, 및 집적 회로에 의해
서 실현될 수 있다.
(57) 청구의 범위
청구항 1
감마 보정 회로에 있어서,
입력 신호(Vi)를 수신하도록 연결된 증폭기(A)와,
상기 증폭기(A)에 연결되어서, 입력 신호(Vi)가 증가하는 경우에 이득이 증가하도록 감마 보정 회로의 이
득을 결정하는 비선형 임피던스(Rg)를 포함하는 감마 보정 회로.
청구항 2
제 1 항에 있어서, 상기 감마 보정 회로의 입력 및 상기 증폭기(A)의 입력 사이에 클램프 회로(CLMP)를
더 포함하는 감마 보정 회로.
청구항 3
4-2
1019980710143
제 1 항에 있어서, 상기 비선형 임피던스(Rg)는 트랜지스터(Q6)를 포함하는 감마 보정 회로.
청구항 4
제 3 항에 있어서, 상기 트랜지스터(Q6)의 주전류 경로는 상기 증폭기(A)의 반전 입력 및 접지 사이에 연
결되는 감마 보정 회로.
청구항 5
제 1 항에 있어서, 상기 증폭기(A)는,
상기 증폭기(A)의 비반전 입력( )을 형성하는 베이스와, 상기 증폭기(A)의 반전 입력(-)을 형성하는 에미
터와, 저항기(R21)를 거쳐 공급 단자(Vcc)에 연결되는 컬렉터를 갖는 제 1 트랜지스터(Q4), 및
상기 제 1 트랜지스터(Q4)의 컬렉터에 접속된 베이스와, 공급 단자(Vcc)에 연결된 에미터와, 상기 증폭기
(A)의 출력(Vo)에 연결된 컬렉터를 갖는 제 2 트랜지스터(Q5)를 포함하는 감마 보정 회로.
청구항 6
표시 장치에 있어서,
표시 신호(Vo)를 공급하는 제 1 항의 감마 보정 회로(Rg, A)와,
상기 표시 신호(Vo)를 표시하는 선형 표시 장치(D)를 포함하는 표시 장치.
도면
도면1
4-3
1019980710143
도면2
4-4
1019980710143